CPLD MAX2-DEVboard, Wie kann ich I/O Standard ändern?

[Björn Specht (Gast)]

Hallo Leute,

ich bin seit kurzem dabei einen CPLD von ALTERA auf deren DEV-Board zu
programmieren. Dabei benutze ich die JTAG Schnittstelle und die
Software von Altera: Quartus. Ich habe das Problem, das ich über den
sogenannten Altera Expansion Prototyp Header einen ADU anschliessen
möchte und das die Pins bei HIGH-Pegel schon auf 5 Volt sind. Ich würde
aber gerne weniger als HIGH-Pegel haben. In den Device- und auch in den
Output-PIN Einstellungen kann man andere Pegel (1,5V; 1,8V; 2,5V ...)
wählen, doch es ändert sich nichts. Habt Ihr eine Idee wie das gehen
könnte?
Die restliche Programmierung scheint zu funktionieren, nur der
I/O-Standard ist zu hoch.... Idee?

Danke schonmal
Björn

[high_speed (Gast)]

Hallo Björn

Mit welcher Spannung wird die Schnittstelle (IO Bank) versorgt?
Schaue mal ins Datenblatt.

MfG
Holger

[Björn Specht (Gast)]

Hallo Holger,

danke das Du versucht mir zu helfen.
Das habe ich im Datenblatt vom Devboard
(http://www.altera.com/products/devkits/altera/kit-maxii-1270.html)
nicht rausgefunden. Es steht da als Beschreibung des Boards, das "One
3.3-V-tolerant expansion/prototype header (41 available user I/O
pins)" vorhanden ist. heisst das, ich kann den Standard nicht mehr per
Programmierung ändern? Ist das denn sonst möglich? Oder ist das davon
abhängig mit welcher Spannung man die Bank versorgt?

Ciao Björn