Hallo!
Ich habe bei einem AT32UC3B0256 die PLL0 auf 48 MHz für meine Main Clock
konfiguriert. Jetzt würde ich gerne PLL1 auf 12,8 MHz konfigurieren.
Beide sollen OSC0 nutzen. Ziel ist, dass ich an Pin PM_GCLK2 die 12,8
MHz nutzen kann.
Ich nutze das Atmel Software Framework und habe in der conf_clock.h die
defines gesetzt. Per JTAG lese ich die Register aus.
Für PLL0 werden die richtigen Register gesetzt. Für PLL1 wird jedoch gar
kein Register gesetzt. Warum nicht? An welcher Stelle hakt es?
1 | #ifndef CONF_CLOCK_H_INCLUDED
|
2 | #define CONF_CLOCK_H_INCLUDED
|
3 |
|
4 | #define CONFIG_SYSCLK_SOURCE SYSCLK_SRC_PLL0
|
5 |
|
6 | #define CONFIG_SYSCLK_CPU_DIV 0
|
7 | #define CONFIG_SYSCLK_PBA_DIV 1
|
8 | #define CONFIG_SYSCLK_PBB_DIV 1
|
9 |
|
10 | #define CONFIG_USBCLK_SOURCE USBCLK_SRC_PLL0
|
11 | #define CONFIG_USBCLK_DIV 1
|
12 |
|
13 | #define CONFIG_PLL0_SOURCE PLL_SRC_OSC0
|
14 | #define CONFIG_PLL0_MUL 12
|
15 | #define CONFIG_PLL0_DIV 1
|
16 |
|
17 | #define CONFIG_PLL1_SOURCE PLL_SRC_OSC0
|
18 | #define CONFIG_PLL1_MUL 16
|
19 | #define CONFIG_PLL1_DIV 5
|
20 |
|
21 | #endif /* CONF_CLOCK_H_INCLUDED */
|
Thread beobachten
Seitenaufteilung abschalten