Pin-Zuordnung (ucf)

[FPGA_Gast (Gast)]

Ich habe eine letzte Frage. Diese passt nicht zu den anderen Beiträgen. 
Ich habe einen Virtex 6 (XC6VLX75T-2FFG784C). Auf diesem möchte ich 
etwas implementieren. Folgende Pins sind in der Hardware frei zu 
belegen: W8, Y9, Y10 und AA10 (IO_L0N_35, IO_L0P_35, IO_L1N_35, 
IO_L1P_35). Wie finde ich heraus, welche Ausgangsspannungs die Pins 
bereitstellen? Habe ich Datenblatt 
http://www.xilinx.com/support/documentation/user_guides/ug365.pdf 
lediglich auf Seite 55 die Pinzuordnung gefunden.

Falls ich keine diff. Signale (bei 2,5 V Ausgangspegel) nutzen möchte, 
kann ich schreiben:

NET "LED0" LOC = Y10 | IOSTANDARD = LVDS_25 | DIFF_TERM = FALSE;

Eine generelle Erklärung, wo ich soetwas finde wäre hilfreich.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

FPGA_Gast schrieb:
> Wie finde ich heraus, welche Ausgangsspannungs die Pins bereitstellen?
Du schaust nach, womit die Bank, die diesen Ausgangstreiber enthält, 
versorgt wird...

[FPGA_Gast (Gast)]

Okay. Danke. Ich Schaltplan steht etwas von 2.5 V High, 1.2 V Low. D.h. 
wohl, dass ich mit NET "LED0" LOC = Y10 | IOSTANDARD = LVCMOS25 | 
DIFF_TERM = FALSE; das gewünschte Resultat erziele.

[Christian R. (supachris)]

Also 1,2V Low klingt komisch. Welche Versorgungsspannung ist denn an der 
FPGA Bank, die die Pins beinhaltet an VCCO Angeschlossen? Virtex 6 kann 
ja eh maximal 2,5V. Ein single ended I/O und das DIFFTERM Attribut wird 
dir wohl einen Fehler beim Map liefern, da kannst du da raus schmeißen.