In China scheint es Firmen zu geben, die noch in großen Stückzahlen Metal Gate CMOS ICs fertigen. Zu finden z.B. in Controllern für Kerzenflackerleds: https://cpldcpu.files.wordpress.com/2014/03/candle_bf_neo40x_small.jpg Weiss jemand näheres zu diesem Prozess? Bzw. wer so etwas herstellt? Mich wundert, dass anscheinend trotzem recht niedrige Betriebsspannungen erreicht werden. Die alten Metal-Gate PMOS ICS (1960er...) haben ja eher >10V Betriebsspannung benötigt. Außerdem frage ich mich, welchen Vorteil dieser Prozess eigentlich hat? Man spart erst einmal keine Lithoebene. Allerdings kommt man mit einem kleineren Toolpark aus. (Keine Ionenimplantation, kein Poly)
Tim schrieb: > Mich wundert, dass anscheinend trotzem recht niedrige Betriebsspannungen > erreicht werden. Die alten Metal-Gate PMOS ICS (1960er...) haben ja eher >>10V Betriebsspannung benötigt. Die nach wie vor hergestellen CD4000 Gatter wurden zumindest ursprünglich auch in Metal Gate CMOS hergestellt und arbeiten ab 3V, können aber bis 18V.
A. K. schrieb: > Die nach wie vor hergestellen CD4000 Gatter wurden zumindest > ursprünglich auch in Metal Gate CMOS hergestellt und arbeiten ab 3V, > können aber bis 18V. Guter Punkt. Die sollte ich mir mal genauer anschauen.
Welches IC wurde da denn abgebildet?
Die von dir genannten 10V haben ihre Grundlage in den aktiven Pullups der ursprünglichen NMOS(PMOS) Technik ohne Ionenimplantation. Das waren enhancement mode MOS Transistoren gleicher Technik wie die schaltenden Transistoren, die folglich eine Gatespannung weit jenseits der Ausgangsspannung benötigten: http://de.wikipedia.org/wiki/Datei:Nmos_enhancement_non-saturated_nand.svg Da CMOS keine Pullups in gleicher Technik, sondern komplementär schaltende Transistoren verwendet, bestand dabei nie Bedarf für diese Spannung. Mit Ionenimplantation und dadurch möglichen depletion mode MOS Transistoren als Pullups entfiel das auch bei NMOS: http://de.wikipedia.org/wiki/Datei:Nmos_depletion_and.svg
A. K. schrieb: > Welches IC wurde da denn abgebildet? https://cpldcpu.wordpress.com/2014/03/01/follow-up-on-candle-flicker-leds/ A. K. schrieb: > Die von dir genannten 10V haben ihre Grundlage in den aktiven > Pullups > der ursprünglichen NMOS(PMOS) Technik ohne Ionenimplantation. Das waren > enhancement mode MOS Transistoren gleicher Technik wie die schaltenden > Transistoren, die folglich eine Gatespannung weit jenseits der > Ausgangsspannung benötigten: Ah ok, danke! Das macht Sinn. Ich habe den metal gate CMOS Prozess mal grob rekonstruiert. Man kommt mit 7 Contact-Aligner Ebenen aus (inkl. Photimid Passivierung). Es reicht ein sehr einfaches Toolset ohne Gasphasenätzung, Ionenimplantation, PECVD, Poly usw. Selbst ein Poly Gate NMOS-Prozess ist teurer, da man wartungsintensivere und investreiche Tools wie Poly-LPCVD und Ionenimplantation benötigt. Damit könnten die chinesischen Fabs wirklich in Richtung <0.01 USD/mm² fahren. Ein Maskensatz liegt vielleicht bei $5000-$10000. Das erklärt, warum man keine Probleme damit hat, einen IC für eine Kerzenflacker-LED oder anderen Einweg-Billigschrott zu entwickeln.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.