|
Anzeige
|
Test auf Saturation
Gast
#3928214
Hallo Forum, ich versuche gerade den Verilog-Code des RedPitayah PID Reglers zu verstehen.
int_sum ist ein 33 Bit typ, int_rg ist ein 32 Bit typ. beim Test auf negative Sättigung wäre meiner Meinung:
richtig. Oder liege ich da falsch? Peter Zz schrieb: > Oder liege ich da falsch? Ja. Sieh dir mal die Binärdarstellung negativer Zahlen an. Du wirst erkennen, dass 2'b11 schon bei -1 zuträfe. Allerdings ist die Sättigung hier relativ rüde, denn es bleibt durch die Abfrage nur der signifikanten Bits insgesamt gerade noch der halbe effektive Wertebereich übrig... Lothar Miller schrieb: > Allerdings ist die Sättigung hier relativ rüde, denn es bleibt durch die > Abfrage nur der signifikanten Bits insgesamt gerade noch der halbe > effektive Wertebereich übrig... Das 33-bit-Resultat wird wieder in einen 32-bit-Wert überführt, da bleibt Dir nichts anderes übrig wenn die Skala dieselbe bleiben soll...
Gast
#3928291
Lothar Miller schrieb: > Ja. > Sieh dir mal die Binärdarstellung negativer Zahlen an. Du wirst > erkennen, dass 2'b11 schon bei -1 zuträfe. Eh klar! Kopfschüttel über mich selbst! Danke! :-) P. K. schrieb: > Das 33-bit-Resultat Ach, schlags kaputt. Das ist ja ein Bit mehr... Dann passt die Prüfung.
Gast
#3928367
Ist diese Notation mit 33-1 bzw. 32-1 in Verilog üblich, oder ist das eher Anfänger-Style?
Gast
#3929131
Ja ist die normale Notation. Das einzige was man normalerweise bei Registern noch hinzufügt ist: reg [7:0] Data = 0; => Initialwerte. Logischerweise nur bei Registern nicht bei Verdrahtungen (wire).
Gast
#3929135
Ach du meintest nur die "-1"... Sry vergiss mein Post vorher. Nee ich mach das mit der "-1" nicht mehr außer ich hab bestimmte Werte als ... keine Ahnung wie man das nennt.. Parameter?? abgelegt. Als Beispiel: parameter Busbreite = 32; reg [Busbreite - 1 : 0] Data = 0; Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
