4 Bit Komparator aufbauen

[Simon K. (momchilo)]

Hallo,
ich habe angefangen mir bisschen etwas über FPGAs beizubringen und habe 
jetzt ein Problem, wo ich euren Rat brauche.
Ich versuche mich grad an einem 4 Bit Komparator. Später sollen mir 3 
verschiedene LEDs auf dem Board signalisieren, welcher Eingang größer 
ist bzw. ob sie gleich sind.
Dazu habe ich erstmal einen 1 Bit Komparator aufgebaut (siehe Anhang).
Dieser funktioniert einwandfrei. Diesen habe ich dann 4 mal 
zusammengeschaltet, um einen 4 Bit Komparator zu bekommen.
Dieser funktioniert jedoch nur fehlerhaft. Z.B. wenn das Eingangsignal 
"a" 2 ist und das Eingangssignal "b" 1 ist, dann sagt er, dass "a" 
kleiner ist als "b".
Ich habe schon viel probiert, finde den Fehler aber nicht.
Vielleicht kann sich das jemand von euch mal ansehen und mir sagen, wo 
der Fehler liegt. Auf jeden Fall schon einmal vielen Dank für die Mühe 
:)

Viele Grüße
Momchilo

[(prx) A. K. (prx)]

Wenn ich annehme, dass Bit 0 bei dir das niederwertigste Bit ist, dann 
solltest du drüber nachdenken, ob deine Kaskade richtig herum arbeitet.

[Differentialknilch (Gast)]

Fuer sowas nimmt man einen Subtrahierer, der gibt gleich groesser, 
kleiner, gleich null raus.

[(prx) A. K. (prx)]

Differentialknilch schrieb:
> Fuer sowas nimmt man einen Subtrahierer, der gibt gleich groesser,
> kleiner, gleich null raus.

Kann man machen. Wobei "gleich" nicht von Haus aus rauskommt.

Komparatoren als Logikchips wie 74x85 tun das allerdings nicht. 
Innenschaltung siehe dort.

Spätestens wenn du mehrere Komparatoren kaskadierst wirst du 
feststellen, dass deren Technik effizienter ist als die eines 
Subtrahierers.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

A. K. schrieb:
> Spätestens wenn du mehrere Komparatoren kaskadierst wirst du
> feststellen, dass deren Technik effizienter ist als die eines
> Subtrahierers.
Im FPGA wird das ab einer gewissen Breite trotzdem mit Subtrahierern 
gemacht, weil die Carry Chain eh schon vorhanden ist.

[Simon K. (momchilo)]

Ohh klar, die jeweils 4 Eingänge waren falsch rum. Jetzt geht alles.
Vielen Dank für die Hilfe prx.
Viele Grüße
Momchilo

[Duke Scarring (Gast)]

Geht Euchnichtsan schrieb:
> Jetzt geht alles.
Prima. Zum üben ist das auch ok so.
Wenn Du später mal 'richtige' Sachen mit z.B. VHDL machst, schreibst Du 
das bitte ungefähr so hin:

signal a: unsigned( 3 downto 0);
signal b: unsigned( 3 downto 0);

signal gt: std_ulogic;
signal lt: std_ulogic;
signal eq: std_ulogic; 

...

gt <= '1' when a > b else '0';
lt <= '1' when a < b else '0';
eq <= '1' when a = b else '0';

Duke