MCP25625 Platine Feedback

[Bülent C. (mirki)]

Moin zusammen,

Könntet ihr bitte über das Layout schauen und mir ein Feedback geben?
Die vorherige war nicht so toll, daher habe ich was an der Schaltung 
geändert und das Layout komplett neu überarbeitet.


Danke und viele Grüße,
Bülent

[Bülent C. (mirki)]

Also ich wäre für jegliches Feedback dankbar, auch für harsche Kritik.

[Charly B. (charly)]

nicht alle Wire mit Labels versehen, ERC verwenden

Platine wird zum 'Bimetall' unten volle Flaeche,
oben nur ein paar Bahnen

[Bülent C. (mirki)]

Charly B. schrieb:
> Platine wird zum 'Bimetall' unten volle Flaeche,
> oben nur ein paar Bahnen

Wie meinst Du das? Ist es nicht so, das im Bottom eine durgehende Masse 
Fläche vorhanden sein sollte?
Was müsste ich hier anders machen? Masse auf Bottom routen und keine 
Masse Fläche?

[Uwe N. (Gast)]

Er meint damit, das die Platine sich bei ordentlichem Wärmeeintrag 
verbiegen könnte. Das kann z.B. die masch.Lötung sein oder das 
aufbringen der Oberfläche (HAL, ch.Au, ...).

Die Platine sieht allerdings nicht so groß aus, da wird nichts 
dergleichen passieren.

[dunno.. (Gast)]

Deine Leiterbahnen für VCC und GND auf der TOP seite sind eh recht dünn.

Probier doch mal, auf TOP noch ein Polygon für VCC anzulegen, und die 
Leiterbahndurchmesser für die GNDs auf TOP zu vergrößern.

Das Quartzlayout sieht jedenfalls viel besser aus jetzt, denke ich.

[Bülent C. (mirki)]

dunno.. schrieb:
> Probier doch mal, auf TOP noch ein Polygon für VCC anzulegen, und die
> Leiterbahndurchmesser für die GNDs auf TOP zu vergrößern.

Würde ich mir keine Störungen einfangen, wenn ich auf TOP eine VCC 
Fläche verlege, wenn im Buttom eine GND Fläche ist? Welchen Vorteil 
hätte ich da bei einer zwei lagigen Platine, wo ich dadurch keine 
Kapazität erhalte, da der Abstand zwischen planes zu groß ist?

dunno.. schrieb:
> Das Quartzlayout sieht jedenfalls viel besser aus jetzt, denke ich.

Ja, der Link, wo beschrieben wurde, wie man einen Quarz routet, war gut.

[dunno.. (Gast)]

Bülent C. schrieb:
> Würde ich mir keine Störungen einfangen, wenn ich auf TOP eine VCC
> Fläche verlege, wenn im Buttom eine GND Fläche ist? Welchen Vorteil
> hätte ich da bei einer zwei lagigen Platine, wo ich dadurch keine
> Kapazität erhalte, da der Abstand zwischen planes zu groß ist?

Ich denke in deiner Anwendung ists tatsächlich gehupft wie gesprungen, 
ob du nun ein Polygon machst oder nicht.
Von EMV habe ich nicht viel ahnung, aber verschiedene layer je für 
versorgungspolygone zu nutzen ist imho weit verbreitet.

Mit zunehmender dicke einer Leiterbahn sinkt die Induktivität, und die 
Strombelastbarkeit steigt.. Ich glaube kaum dass es in deiner Anwendung 
was ausmacht, aber du hast den Platz..

[Bülent C. (mirki)]

dunno.. schrieb:
> Mit zunehmender dicke einer Leiterbahn sinkt die Induktivität

Ich denke die Induktivität steigt bei zunehmender Breite der Leiterbahn.
Deshalb sollte man für Signalleitungen, wo sehr wenig strom fließt, 
möglichst dünne nehmen. Oder bin auch auf dem Holzpfad mit dieser Info?