Minimaler Abstand der Flanken zweier unterschiedlicher Takte

[Da D. (dieter)]

Nabend,

wenn die Timinganalyse einen Taktübergang zwischen 2 Takten analysiert, 
wird ja der minimale Abstand, in dem 2 Flanken auftreten können, 
hergenommen.

Meine Frage: wie berechnet man aus den 2 Perioden T1 und T2 die 
möglichen Flankenabstände die auftreten können (wenn man davon ausgeht, 
dass die Flanken bei t=0 aufeinander fallen)? Da gibt es doch bestimmt 
Algorithmus, der einem alle möglichen Lösungen liefert.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Du gehst davon aus, dass diese beiden Takte vom selben "Mastertakt" 
abgeleitet werden?
Denn wenn die Takte von zwei Oszillatoren kommen, ist jede dieser 
Berechnungen wegen der zufälligen Abweichungen sowieso sinnlos.

[Da D. (dieter)]

Ja, genau, ich meine, wenn beide Takte aus der selben Quelle gespeist 
werden.

[Duke Scarring (Gast)]

Da Dieter schrieb:
> wie berechnet man aus den 2 Perioden T1 und T2 die
> möglichen Flankenabstände die auftreten können (wenn man davon ausgeht,
> dass die Flanken bei t=0 aufeinander fallen)?

Ich würde es über die Frequenz betrachten.
Angenommen Du hast f_A = 100 MHz und f_B = 40 MHz. Das kleinste 
gemeinsame Vielfache (kgV) beträgt 200 MHz.
Schon kannst Du den kleinst möglich auftretenden Flankenabstand 
ermitteln.

Duke

[FPGA-Neuling (Gast)]

Duke Scarring schrieb:
> Angenommen Du hast f_A = 100 MHz und f_B = 40 MHz. Das kleinste
> gemeinsame Vielfache (kgV) beträgt 200 MHz.

Ist das immer so? Wie wird sichergestellt, dass die Takte ganau auf 
einander liegen? Das ist doch nicht 100% genau?

[X4U (Gast)]

FPGA-Neuling schrieb im Beitrag #4132990:
> Ist das immer so? Wie wird sichergestellt, dass die Takte ganau auf
> einander liegen? Das ist doch nicht 100% genau?

Wenn Sie von selben Mastertakt generiert werden sind Sie immer synchron 
(von Gatterlaufzeiten mal abgesehen). Kommen Sie aus verschiedenen 
Quellen werden Sie synchronisiert (mittels Und Gatter und FlipFlops).

[J. S. (engineer)]

X4U schrieb:
> von Gatterlaufzeiten mal abgesehen

Bei den Taktfrequenzen kann man da wahrscheinlich nicht von absehen. Der 
Jitter sorgt da durchaus für Probleme und gerade bei Takten aus einer 
PLL ist es ratsam, zu synchronisieren, weil die Taktflanken ab und an 
eben genau aufeinander liegen und das Schalten therotisch mal so und mal 
so herum laufen kann. In Einzelfällen kann es sinnvoll sein, das zu 
unterbinden, indem man einen der beiden Takte um einige Grad verschiebt.

[Fpgakuechle K. (Gast)]

Da Dieter schrieb:
> Ja, genau, ich meine, wenn beide Takte aus der selben Quelle gespeist
> werden.

Die Quelle muß aber meist eine PLL,DLL DCM oder ähnlich sein, also ein 
Regelkreis der die Phase der Takte ausreguliert also auch über 
Temperatur und Spannung konstant hält. Sonst ist deine Berechnung 
praktisch unbrauchbar.


und der Takt muß über einen ähnlichen clock three laufen, sonst 
verschiebt der skew die Takte wieder.

MfG,