Modelsim warnings für bestimmte Instanz ausschalten

[VHDL hotline (Gast)]

Hallo,

ich habe ein Design mit einem IP-Core, welcher mir in der Simulation 
mittels "assert+severity warning" statement die Modelsim-Konsole mit 
(sinnlosen) Warnungen flutet.

Gibt es eine Möglichkeit, die Warnungen für diese Instanz im Design 
abzuschalten, ohne gleich das severity level in Modelsim zu ändern? 
Warnungen anderer Instanzen möchte ich ja noch in der Konsole sehen. Den 
Code des IP-Core kann ich nicht ändern.

Danke.
VHDLH

[user (Gast)]

kommt auf die Fehlermeldung an, einige bekommt man damit abgeschaltet

set NumericStdNoWarnings 1;
set StdArithNoWarnings 1;

[user (Gast)]

Das hier verbietet die Note/Warning etc Messages

set IgnoreNote = 1;
set IgnoreWarning = 1;
set IgnoreError = 1;
set IgnoreFailure = 1;

[Duke Scarring (Gast)]

user schrieb:
> Das hier verbietet die Note/Warning etc Messages
Ja, aber dann gleich für alles.

Der Threadstarter schrieb:
> für diese Instanz

@VHDL hotline:
Ich würde diese Frage mal an die Mentor-Hotline stellen. Das wäre 
nämlich ein nettes Feature.

Duke