STM32: LDREX/STREX vs Interruptsperre

[Bronco (Gast)]

Hallo zusammen,

ich habe auf meinem STM32 (Cortex-M3) einen externen Interrupt.
Wenn der Interrupt kommt, schalte ich ihn in der ISR aus und starte 
einen Timer. Wenn der Timer abgelaufen ist, wird in dessen ISR der 
externe Interrupt wieder freigegeben. Damit wird die maximale Frequenz 
des externen Interrupts begrenzt.

In der ISR des externen Interrupts zähle ich (u.a.) die Flanken. Diese 
will ich aus main() atomar auslesen und auf 0 setzen. Für den atomaren 
Zugriff müßte ich korrekterweise sowohl den externen Interrupt als auch 
den Timer-Interrupt abschalten und dabei berücksichtigen, ob der externe 
Interrupt gerade gesperrt oder erlaubt ist, ob der Timer gerade läuft 
usw.

Ich hab das der Einfachheit mit globaler Interruptsperre gemacht:

__disable_irq();
uint16_t temp_u16 = IsrFlankenzaehler_u16;
IsrSync.ctSeg_u16 = 0;
__enable_irq();  
return(temp_u16);

Nun hat aber der Cortex-M3 diesen schönen LDREX/STREX-Mechanismum, den 
ich aber noch nie benutzt hab. Ich stelle mir das so vor:

uint16_t temp_u16 = 0;
do {
    temp_u16 = __LDREXH(&IsrFlankenzaehler_u16);
} while (__STREXH(0, &IsrFlankenzaehler_u16) != 0);
return(temp_u16);

Würde das so funktionieren, oder hab ich etwas übersehen?

Und noch eine allgemeine Frage dazu:
Im Programming Manual steht:

The Cortex-M3 includes an exclusive access monitor, that tags the fact that the processor has executed a Load-Exclusive instruction.
The processor removes its exclusive access tag if:
• It executes a CLREX instruction
• It executes a Store-Exclusive instruction, regardless of whether the write succeeds.
• An exception occurs. This means the processor can resolve semaphore conflicts between different threads.

Sehe ich das so richtig:
Wenn ich also LDREX ausführe, wird der execlusive access monitor 
gesetzt. wenn nun ein Interrupt (Exception) kommt, wird er wieder 
gelöscht und STREX schlägt fehl?

Danke!

[Bronco (Gast)]

Keiner?

[(prx) A. K. (prx)]

Einfache Lese- und Schreibzugriffe von Integers mit 1/2/4 Bytes Grösse 
sind beim CM3 von Haus aus atomar, finden also ununterbrechbar statt. 
Solche Klimmzüge sind folglich nicht nötig. Nur "volatile" ist hier 
nötig.

Diese LDREX/STREX Befehle können dann relevant werden, wenn du im 
Hauptprogramm nicht nur lesen, sondern auch verändern willst.

[Jim M. (turboj)]

A. K. schrieb:
> Einfache Lese- und Schreibzugriffe von Integers mit 1/2/4 Bytes Grösse
> sind beim CM3 von Haus aus atomar, finden also ununterbrechbar statt.
> Solche Klimmzüge sind folglich nicht nötig. Nur "volatile" ist hier
> nötig.

Dann hast Du nicht richtig gelesen:

Der OP will atomar lesen und schreiben, beides zusammen geht bei 
Cortex M3 nicht ohne LDREX + STREX oder Interrupt Sperre. Der Code vom 
OP oben sollte tun.