Length Matching - SDR Ram

[Jost .. (jojocp)]

Hallo,

ich sitze gerade an einer Kleinen Platine mit einem FPGA und einem 
SDRAM.
Als ich gerade dabei war die Längenunterschiede zu entfernen, stellte 
ich mir die Frage, wie pingelig man dabei vorgehen sollte.

Sind da 1mm schon ein Vergehen oder sind 20mm immer noch akzeptabel?

Mein SDRAM soll mit ca. 120MHz Single-Data-Rate laufen.
Die längste Leitung zwischen RAM und FPGA beträgt bis jetzt 28mm.

Außerdem: Worauf sollte man sich am meisten konzentrieren?
- Korrekte Impedanz aller Leitungen (z.B. 50R bei single Ended Signalen)
- Gleiche Länge aller Leitungen
- Ausreichender Abstand zwischen verschiedenen Leitungen

Alle drei Punkte kann man nicht unbedingt immer in einem Layout 
vereinen.

Ich hoffe Ihr könnt mir da ein Paar Ratschläge geben.

Grüße

[Falk B. (falk)]

@ Jost ... (jojocp)

>Sind da 1mm schon ein Vergehen

Nein.

> oder sind 20mm immer noch akzeptabel?

Ja, geht gerade noch so.

>Mein SDRAM soll mit ca. 120MHz Single-Data-Rate laufen.
>Die längste Leitung zwischen RAM und FPGA beträgt bis jetzt 28mm.

;-)

Die Signalgeschwindigkeit liegt bei ca. 1ns/150mm, sprich, ~6ps/mm.

>- Korrekte Impedanz aller Leitungen (z.B. 50R bei single Ended Signalen)

Ist bei SDRAM nicht gefordert und meist auch nicht möglich.

>- Gleiche Länge aller Leitungen

Nicht sonderlich kritisch.

>- Ausreichender Abstand zwischen verschiedenen Leitungen

Nein, die kann man eng beieinander verlegen.
Ich geh mal davon aus, dass du eine solide Massefläche hast.

Ausser der Taktleitung, die man mit etwas mehr Respekt handhaben sollten 
und ein wenig Luft zum Rest verschaffen sollte, incl Quellenterminierung 
(siehe Wellenwiderstand). Der Rest nicht sonderlich kritisch.

[Jost .. (jojocp)]

Danke für deine Antwort Falk!


>Die Signalgeschwindigkeit liegt bei ca. 1ns/150mm, sprich, ~6ps/mm.

Gut. Mal rechnen...
Bei 120MHz Takt wird alle 8,3nS auf der steigenden Flanke ein Wort 
gelesen/geschrieben.
Unter Annahme von unendlich steilen Flanken und absolut synchron zur 
fallenden Flanke wechselnden Datenleitungen dürften also erst bei 4,15nS 
Fehler in der Übertragung auftreten.

Wenn man allerdings annimmt dass die Flanken sehr flach sind und sich 
gerade so in der Mitte vom Augendiagramm der Scheitelwert ausbildet, 
können Fehler also "schon" bei ca 2nS auftreten.

Mit der These, dass sich das Signal mit 1ns/150mm ausbreitet habe ich 
also einen maximal tolerierten Längenunterschied von 300mm. Nunja - das 
sollte reichen :D Wenn ich nicht allzu Falsch gedacht habe.

Danke, du hast meine "Angst" vor Signallaufzeiten ein wenig minimiert.

Der maximale Längenunterschied auf dem aktuellen Layout beträgt ca. 8mm. 
Das sollte also keine Probleme machen.

>Ich geh mal davon aus, dass du eine solide Massefläche hast.

Ja, eine durchgehende Groundplane ist direkt 0,2mm unter den Signalen.

Die Taktleitung ist direkt an der Quelle Serienterminiert.


Güße