Forum: FPGA, VHDL & Co. Datan vom ADC deserialisieren mit framing.


von McCathy (Gast)


Angehängte Dateien:

Lesenswert?

Hallo!

Ich habe ein Xilinx ML605 und möchte daran den ADC LTC2175-14 betreiben. 
Dieser liefert mir Daten (DDR), Daten clock und Frame clock. Jeweils 
differentiell.

Nun möchte ich mit dem SelectIO Interface Wizard diese Daten 
deserialisieren. Allerdings bietet mir der resultierende Block keine 
Möglichkeit ihn mit Framing Informationen zu füttern. Wie soll der 
Deserialisierer jetzt wissen, wann ein Frame beginnt?

Irgendwas ist da falsch gelaufen, nur was? Die XCO habe ich angehängt.

Vielen Dank im Voraus!

von Christian R. (supachris)


Lesenswert?

Vergiss den Core Generator und schau dir die Xapp1064 an, da ist das 
drin. Stichwort Bitslip. Ich hatte hier auch schon mal was gepostet, 
genau für den 2175 am Spartan 6.

von Christian R. (supachris)


Lesenswert?

Habs schnell nochmal rausgesucht. Ist zwar für den Artix, aber das 
Prinzip sollte ersichtlich sein: 
Beitrag "Re: AD Converter Timing Problems" Das funktioniert 
mit dem LTM9011-14, der nix anderes als 2xLTC2175 ist.

von Duke Scarring (Gast)


Lesenswert?

Entweder Bitslip, oder einen Multiplexer, der je nach "Daten" im 
Frameclock die Samples richtig zusammensetzt.

Duke

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.