Prozessor OISC und dynamischer Takt

[Manuel H. (redguy)]

Hallo zusammen !


Hiermit präsentiere ich mein Projekt für einen Prozessor.

Ich bin gerade dabei einen Prototypen zu bauen.


Der Prozessor besitzt einen dynamischen Takt und besitzt nur eine 
Instruktion (Daten kopieren; OISC: one instruction set computing).


Alles (bis auf den Bauplan) auf meiner homepage:

https://sites.google.com/site/ncoreshofmann/home/electro-and-information-technology/delta


Ich freue mich schon auf Feedback und Kommentare!!!


Gruss

Manuel Hofmann

[(prx) A. K. (prx)]

Manuel Hofmann schrieb:
> Ich freue mich schon auf Feedback und Kommentare!!!

Sicher? Mangels Fakten sind eigentlich nur die abgebildeten Platinen und 
ihre Verdrahtung der Kommentierung würdig. Mehr gibts ja nicht. ;-)

[Rufus Τ. F. (rufus)]

Magst Du uns die Vorzüge des "OISC" an einem realen Beispiel 
(Berechnung, sortieren von Daten o.ä.) mal etwas detaillierter 
nahelegen?

[Manuel H. (redguy)]

Nun, immerhin hab ich auch die Architektur bereitgestellt.

Alle Details möchte ich eigentlich nicht verraten ;-).

Ich werd' mal schauen ob ich das ganze noch erweitern kann, ohne zu viel 
zu verraten.


Gruss

Manuel

[(prx) A. K. (prx)]

Manuel Hofmann schrieb:
> Nun, immerhin hab ich auch die Architektur bereitgestellt.

Wo? Du meinst doch nicht etwa das praktisch nichtssagende Bild mit den 2 
Kästchen und einem wenig imponierenden Bus? (und dem schrecklich langen 
Link ;-)

Wenn du ernsthafte Kommentare hören willst, dann musst du das 
beschreiben, was daran neu ist. Das OISC Prinzip ist ja nicht neu, wie 
du selbst erwähnst. Aber was da nun neu sein soll und wie Programme 
funktionieren, das fehlt zur Gänze. Was soll man damit anfangen?

[Manuel H. (redguy)]

@rufus


Naja, eine Sache schon im vorhinein:

OISC gestaltet den Prozessorkern potentiell als einen sehr kompakten 
Prozessorkern.

Das ist möglicherweiße schon der Hauptvorteil.


Alle Funktionen, welche den Prozessor erweitern (z.B. ALU !!) sind 
explizit ausgelagert. Siehe die Textdatei "Gamma addresses.txt" auf 
meiner homepage.

[(prx) A. K. (prx)]

Manuel Hofmann schrieb:
> OISC gestaltet den Prozessorkern potentiell als einen sehr kompakten
> Prozessorkern.

Du weisst, wie gross aktuelle Prozessorkerne sind? Ein Cortex M0 in 40nm 
frisst stattliche 0.007 mm².

Was bei µCs jenseits der winzigsten Typen Platz wegfrisst sind SRAM, 
Flash-ROM und Peripherie.

[Rufus Τ. F. (rufus)]

Manuel Hofmann schrieb:
> Alle Details möchte ich eigentlich nicht verraten ;-).
>
> Ich werd' mal schauen ob ich das ganze noch erweitern kann, ohne zu viel
> zu verraten.

Dann hat das hier aber nichts unter "Projekte & Code" verloren.

[Durb (Gast)]

Diese Architektur kennt auch auch unter dem Begriff "Move-Machine" oder 
TTA. Eigentlich ist es gar keine richtige Prozessorarchitektur, da es 
sich  nur um einen Microsequenzer handelt.

Es gibt interessantere OISC, wie z.B. Substract-and-branch-if-negative, 
bei denen es sich auch um "echte" Prozessoren handelt.

http://en.wikipedia.org/wiki/One_instruction_set_computer

[(prx) A. K. (prx)]

Auf echtem Silizium gibts das als MAXQ2000 zu kaufen, allerdings 
synchron. Je nach Zählweise 1-2 Grundbefehle, nämlich einen MOVE mit 
Register/Konstante als Quelle und Register als Ziel. Der Rest 
entscheidet sich über die Register.

http://www.maximintegrated.com/en/products/digital/microcontrollers/MAXQ2000.html

[Bastler (Gast)]

Das klingt nach "BWL-Logik":
Wir können viel schlanker sein, wenn alle Arbeit ausgelagert wird (an 
If-/Jump-/Add-/..-Devices).
Der TO sollte von der Technik ablassen und sich dem Kaufmännischen 
zuwenden.

[80er (Gast)]

Das gab es immer wieder mal in der Vergangenheit und durchaus auch in 
der Form eines kompletten, kommerziellen  Rechners. Ein Vertreter dieser 
Spezies, der eigentlich als Kern eines Musik-Computers unter dem Namen 
Synclavier gegen 1980 auf den Markt gekommen ist, wurde von der NASA 
auch einigen Weltraumsonden mitgegeben. Entwickelt wurde der 
ABLE-Computer schon 1975 am Dartmouth College:

http://en.wikipedia.org/wiki/Synclavier