Hallo zusammen ! Hiermit präsentiere ich mein Projekt für einen Prozessor. Ich bin gerade dabei einen Prototypen zu bauen. Der Prozessor besitzt einen dynamischen Takt und besitzt nur eine Instruktion (Daten kopieren; OISC: one instruction set computing). Alles (bis auf den Bauplan) auf meiner homepage: https://sites.google.com/site/ncoreshofmann/home/electro-and-information-technology/delta Ich freue mich schon auf Feedback und Kommentare!!! Gruss Manuel Hofmann
Manuel Hofmann schrieb: > Ich freue mich schon auf Feedback und Kommentare!!! Sicher? Mangels Fakten sind eigentlich nur die abgebildeten Platinen und ihre Verdrahtung der Kommentierung würdig. Mehr gibts ja nicht. ;-)
Magst Du uns die Vorzüge des "OISC" an einem realen Beispiel (Berechnung, sortieren von Daten o.ä.) mal etwas detaillierter nahelegen?
Nun, immerhin hab ich auch die Architektur bereitgestellt. Alle Details möchte ich eigentlich nicht verraten ;-). Ich werd' mal schauen ob ich das ganze noch erweitern kann, ohne zu viel zu verraten. Gruss Manuel
Manuel Hofmann schrieb: > Nun, immerhin hab ich auch die Architektur bereitgestellt. Wo? Du meinst doch nicht etwa das praktisch nichtssagende Bild mit den 2 Kästchen und einem wenig imponierenden Bus? (und dem schrecklich langen Link ;-) Wenn du ernsthafte Kommentare hören willst, dann musst du das beschreiben, was daran neu ist. Das OISC Prinzip ist ja nicht neu, wie du selbst erwähnst. Aber was da nun neu sein soll und wie Programme funktionieren, das fehlt zur Gänze. Was soll man damit anfangen?
@rufus Naja, eine Sache schon im vorhinein: OISC gestaltet den Prozessorkern potentiell als einen sehr kompakten Prozessorkern. Das ist möglicherweiße schon der Hauptvorteil. Alle Funktionen, welche den Prozessor erweitern (z.B. ALU !!) sind explizit ausgelagert. Siehe die Textdatei "Gamma addresses.txt" auf meiner homepage.
Manuel Hofmann schrieb: > OISC gestaltet den Prozessorkern potentiell als einen sehr kompakten > Prozessorkern. Du weisst, wie gross aktuelle Prozessorkerne sind? Ein Cortex M0 in 40nm frisst stattliche 0.007 mm². Was bei µCs jenseits der winzigsten Typen Platz wegfrisst sind SRAM, Flash-ROM und Peripherie.
Manuel Hofmann schrieb: > Alle Details möchte ich eigentlich nicht verraten ;-). > > Ich werd' mal schauen ob ich das ganze noch erweitern kann, ohne zu viel > zu verraten. Dann hat das hier aber nichts unter "Projekte & Code" verloren.
Gast
#4112748
Diese Architektur kennt auch auch unter dem Begriff "Move-Machine" oder TTA. Eigentlich ist es gar keine richtige Prozessorarchitektur, da es sich nur um einen Microsequenzer handelt. Es gibt interessantere OISC, wie z.B. Substract-and-branch-if-negative, bei denen es sich auch um "echte" Prozessoren handelt. http://en.wikipedia.org/wiki/One_instruction_set_computer
Auf echtem Silizium gibts das als MAXQ2000 zu kaufen, allerdings synchron. Je nach Zählweise 1-2 Grundbefehle, nämlich einen MOVE mit Register/Konstante als Quelle und Register als Ziel. Der Rest entscheidet sich über die Register. http://www.maximintegrated.com/en/products/digital/microcontrollers/MAXQ2000.html
Gast
#4112795
Das klingt nach "BWL-Logik": Wir können viel schlanker sein, wenn alle Arbeit ausgelagert wird (an If-/Jump-/Add-/..-Devices). Der TO sollte von der Technik ablassen und sich dem Kaufmännischen zuwenden.
Gast
#4112807
Das gab es immer wieder mal in der Vergangenheit und durchaus auch in der Form eines kompletten, kommerziellen Rechners. Ein Vertreter dieser Spezies, der eigentlich als Kern eines Musik-Computers unter dem Namen Synclavier gegen 1980 auf den Markt gekommen ist, wurde von der NASA auch einigen Weltraumsonden mitgegeben. Entwickelt wurde der ABLE-Computer schon 1975 am Dartmouth College: http://en.wikipedia.org/wiki/Synclavier
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.