Forum: FPGA, VHDL & Co. Hohe Datenraten bei niedrigem Takt mit FPGA


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Icke_Wa (Gast)


Lesenswert?

Hallo alle miteinander,

mir kam grade die Frage in den Kopf, wie es eigentlich möglich ist, dass 
in der optischen Nachrichtentechnik Datenraten von mehreren GSamples/s 
möglich sind, wenn doch die FPGAs die die DSV machen, nur im MHz-Bereich 
getaktet werden.
So ein FPGA kann ja vieles parallel machen. Bekommt der quasi parallel 
mehrere Eingangswerte, macht die DSV und gibt mehre Ausgangswerte 
parallel aus, welche dann von einem schneller getaktetem Multiplexer 
seriellisiert werden?

Würde mich freuen wenn jemand dazu vielleicht passende Literatur oder 
eine Erklärung hätte.

Beste Grüße,

Icke wa?!

: Verschoben durch Admin
von Andi M. (andi6510) Benutzerseite


Lesenswert?

High-End FPGAs takten (mit etwas Geduld und Spucke) gut ueber 500 MHz 
und haben fuer die High-Speed Sachen eigene Tranceiver als hardcore 
eingebaut. Diese haben dann zur FPGA-Seite hin einen parallelen Bus, zum 
Teil mit enormen Bitbereiten... .

von Guest (Gast)


Lesenswert?

400MHz * 256bit = 100Gbit/s plus ein bisschen was für Steuersignale.
Anders gehts eben nicht. Der SerDes macht den Bus entsprechend breit per 
Demux, bzw entsprechend schnell seriell per Mux.

von Icke_Wa (Gast)


Lesenswert?

Was genau ist ein SerDes?
Euren Aussagen entnehme ich mal, dass meine Annahme stimmt ja? 
Paralleles beackern der Samples mit externen Multiplexern führt zu 
Datenraten von z.B. 32GSamples/s ja?

von Dussel (Gast)


Lesenswert?

Icke_Wa schrieb:
> Was genau ist ein SerDes?
Das ist ein Schaltungsteil, der Daten parallel relativ langsam bekommt 
und diese Daten sehr schnell seriell ausgibt.

von Icke_Wa (Gast)


Lesenswert?

Ah ok. Danke für die Erklärung ;)

von Dussel (Gast)


Lesenswert?

Gerade sehe ich, dass beim Ändern etwas verlorengegangen ist.
Das funktioniert auch in die andere Richtung. Daten kommen schnell 
seriell rein und werden intern parallel weitergegeben.

von Fpgakuechle K. (Gast)


Lesenswert?

Icke_Wa schrieb:
> Was genau ist ein SerDes?


http://de.wikipedia.org/wiki/SerDes

Serializer/Deserializer

MfG,

von Icke_Wa (Gast)


Lesenswert?

Jop. Hab ich mir schon gedacht. Hab das wohl mit nem 
Multiplexer/Demultiplexer verwechselt bzw. ... ist irgendwo ja auch das 
Gleiche...

von lutzi (Gast)


Lesenswert?

Für serielle Datenübertragung gibts in den FPGAs extra Transceiver.

Icke_Wa schrieb:
> Was genau ist ein SerDes?
> Euren Aussagen entnehme ich mal, dass meine Annahme stimmt ja?
> Paralleles beackern der Samples mit externen Multiplexern führt zu
> Datenraten von z.B. 32GSamples/s ja?

nicht immer extern. Viele FPGAs haben intern Hochgeschwindigkeits 
Serielle Transceiver verbaut, die seriell viele Gigabit/s pro 
Leitungspaar übertragen können. In der Userlogik wird dann parallel 
weitergearbeitet.

von J. S. (engineer) Benutzerseite


Lesenswert?

Icke_Wa schrieb:
> Bekommt der quasi parallel
> mehrere Eingangswerte, macht die DSV und gibt mehre Ausgangswerte
> parallel aus,

Sicher bekommt der mehrere Eingangswerte, im Extremfall zu dem 
Taktzeitpunkt einen auf jedem Eingangs-Pin, dasselbe gilt für den 
Ausgang.

Damit lässt sich schon einmal die maximale IO-Bandbreite eines FPGA 
berechnen. Dabei ist zu berücksichtigen, dass in oder um IO-Zellen herum 
oft spezielle, nicht universelle Hardware sitzt, die besonders hohe 
Bandbreiten kann. Damit kommt man auf jeder Leitung derzeit schon über 
10 Gsps. Das wird für DDR-RAM-Anbindung, PCIe-Busse und serielle 
Übertragung genutzt. Diese Daten müssen aber wie schcon erwähnt zur 
internen Verwendung teilweise wieder "ge-SERDES-t" werden, wenn man so 
sagen will.

Interne Taktfrequenzen liegen eher bei 300MHz und darunter. Trotzdem 
liegt die interne Bandbreite oft nochmals deutlich höher, wegen der 
Verzweigung der Datenpfade und der Nutzung von schnellen RAMs. Wenn 
jedes FF im FPGA zu jedem Zeitpunkt arbeitet, kommt man sehr schnell auf 
x Terra-Bits/s.

Solche Systeme lassen sich auch nicht mehr mit DSPs vergleichen oder gar 
durch sie ersetzen. In einer Audio-Gruppe gab es dazu kürzlich eine 
interessante Berechnung, wozu man bei Equalizern überhaupt FPGAs 
einsetzen sollte: Mein komplett aus FIR-Filtern aufgebauter Multi Band 
Compressor läuft 3Tsps und bräuchte auf einem DSP 60Mia Operationen die 
Sekunde.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.