Icke_Wa schrieb:
> Bekommt der quasi parallel
> mehrere Eingangswerte, macht die DSV und gibt mehre Ausgangswerte
> parallel aus,
Sicher bekommt der mehrere Eingangswerte, im Extremfall zu dem
Taktzeitpunkt einen auf jedem Eingangs-Pin, dasselbe gilt für den
Ausgang.
Damit lässt sich schon einmal die maximale IO-Bandbreite eines FPGA
berechnen. Dabei ist zu berücksichtigen, dass in oder um IO-Zellen herum
oft spezielle, nicht universelle Hardware sitzt, die besonders hohe
Bandbreiten kann. Damit kommt man auf jeder Leitung derzeit schon über
10 Gsps. Das wird für DDR-RAM-Anbindung, PCIe-Busse und serielle
Übertragung genutzt. Diese Daten müssen aber wie schcon erwähnt zur
internen Verwendung teilweise wieder "ge-SERDES-t" werden, wenn man so
sagen will.
Interne Taktfrequenzen liegen eher bei 300MHz und darunter. Trotzdem
liegt die interne Bandbreite oft nochmals deutlich höher, wegen der
Verzweigung der Datenpfade und der Nutzung von schnellen RAMs. Wenn
jedes FF im FPGA zu jedem Zeitpunkt arbeitet, kommt man sehr schnell auf
x Terra-Bits/s.
Solche Systeme lassen sich auch nicht mehr mit DSPs vergleichen oder gar
durch sie ersetzen. In einer Audio-Gruppe gab es dazu kürzlich eine
interessante Berechnung, wozu man bei Equalizern überhaupt FPGAs
einsetzen sollte: Mein komplett aus FIR-Filtern aufgebauter Multi Band
Compressor läuft 3Tsps und bräuchte auf einem DSP 60Mia Operationen die
Sekunde.
