Hallo,
ich habe das Forum durchforstet, bin aber nicht auf die passende Loesung
gestossen...
Es gibt haufenweise Loesungen fuer STD_LOGIC_VECTOR aber bisher habe ich
keine Loesung fuer STD_LOGIC gefunden...
Was ich gerne machen wuerde ist folgendes: (ich weiss das ist jetzt
falsch, aber so koennt ihr mein Problem erknnen)
Es kommt folgender Fehler:
The expression can not be converted to type unsigned.
Welche Moeglichkeit gibt es hier die einzelnen Bits zu addieren?
Vielen Dank im voraus.
Josef G. schrieb im Beitrag #4140687:
> Der Moderator hat meinen Beitrag so verfälscht,> dass er mit meinem Text nichts mehr zu tun hat.
Entschuldigung, da ging was schief, mal sehen, ob ich das wieder
hinbekomme... Hat geklappt...
LilaLauneBart schrieb:> Es kommt folgender Fehler:> The expression can not be converted to type unsigned.
Die Ursache: ein einzelnes std_logic-Bit kann nicht in einen
unsigned-Vektor konvertiert werden. Wenn, dann müsstest du einem
std_logic_vector(0 downto 0) den Wert des Bits zuweisen, danach könntest
du diesen "1-Bit-Vector" in einen unsigned casten...
Josef G. schrieb:> signal ADDITION : std_logic_vector(3 downto 0);>> ADDITION <= std_logic_vector(unsigned(...
Ich würde hier vorschlagen, NICHT mit std_logic(_vector) zu rechnen, man
castet sich ja zu Tode. Zudem sind hier eigentlich 3 Bits ausreichend...
Mein Vorschlag also:
Duke Scarring schrieb:> Man muß nur dafür sorgen, das in ADDITION genügend Platz für's Ergebnis> ist.
Was wohl mehr, als der Fall ist, weil die 5 Bitleit zusammen maximal 5
ergeben, was nach dem Riesigen Adam nur 3 Bit füllen kann und nicht 4.