fpga bootet nicht

sergio Gast 03.06.2015 13:23 #4152319

Lesenswert?

•

Hallo,
ich habe eine Platine mit cyclone5(firma eigenes Design).Ich kann mein 
EPCS Flash programmieren mit einem jic-File.Allerdings wird das FPGA 
nicht konfiguriert.Die Leitungen nStatus und Conf_done bleiben low.
Ich habe mit dem nios2 flash programmer sof2flash und elf2flash auch das 
EPCS programmieren können,aber das programm startet nicht.
Nach Suchen habe ich  im Schaltplan gesehen, dass VCCBAT auf 1,8V liegt.
Könnte das die Ursache sein? Altera empfiehlt Spannungen von 1,5V 2,5V 
und 3.0V.Bei Manchen reference Design ist VCCBAT auf 2,5V.
Hat jemand so ähnliches gehabt?
MfG,
Sergio

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Torsten C. (torsten_c) 03.06.2015 13:27 #4152321

Lesenswert?

•

▲
▼

sergio schrieb:
> Hat jemand so ähnliches gehabt?

Ja, hilft Dir aber nicht weiter: Ich habe einen ganzen Tag lang gesucht, 
warum 'Conf_done' low bleibt und hatte die ganze Zeit am falschen Pin 
gemessen. Erst am nächsten Morgen hatte ich es gemerkt.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Michael F. (mifi) 03.06.2015 21:26 #4152896

Lesenswert?

•

▲
▼

Hallo Sergio,

die CONF_DONE Leitung hat aber schon einen PullUp Widerstand?

Gruß,
Michael

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Sergio Gast 03.06.2015 22:27 #4152975

Lesenswert?

•

▲
▼

Hallo Micahel,

Michael Fischer schrieb:
> die CONF_DONE Leitung hat aber schon einen PullUp Widerstand?

Ja die CONF_DONE Leitung hat einen PullUp Widerstand(10K), genauso wie 
nSTATUS und nCONFIG.
Die MSEL[3..0] = 10011 sind direkt mit 3,3V bzw. GND verbunden.

Gruß,

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Jörn K. (joern) 04.06.2015 20:46 #4153963

Lesenswert?

•

▲
▼

Hi,

hast du mal mit dem Oszi geschaut, ob vom FPGA der DCLK & CS kommt und 
der EPCS Daten ausgibt?

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Da D. (dieter) 04.06.2015 20:56 #4153976

Lesenswert?

•

▲
▼

Sergio schrieb:
> MSEL[3..0] = 10011

Da ist der Fehler. Du hast 5 Bit an die 4 Pins angeschlossen!

Antwort Zitieren Bearbeiten Löschen Beitrag melden

sergio Gast 05.06.2015 10:15 #4154417

Lesenswert?

•

▲
▼

Hi,

Jörn Kaipf schrieb:
> hast du mal mit dem Oszi geschaut, ob vom FPGA der DCLK & CS kommt und
> der EPCS Daten ausgibt?

das ist eben mein Problem,beim Programmieren des EPCS kann ich den CS 
und DCLK sehen.Nach dem Programmieren(auch  nach einem Powerup) bleibt 
der CS high und ich sehe kein Clock.

Da Dieter schrieb:
> Sergio schrieb:
>> MSEL[3..0] = 10011
>
> Da ist der Fehler. Du hast 5 Bit an die 4 Pins angeschlossen!

Sorry das war ein Fehler von mir.das sind natürlich 5 Bits MSEL[4..0]

Danke!

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren