STM32F2 maximale HCLK Frequenz für FSMC

[Matz K. (xt-matz)]

Hallo zusammen,

Es geht um einen STM32F20X.
Wer weiß was über die maximale HCLK Frequenz, wenn der FSMC verwendet 
wird?

Die ARM-KEIL Samples setzen fHCLK auf 120 MHz, und die Samples (mit 
FSMC) funktioneren. (Bei Bedarf kann ich ein paar Beispiel Settings von 
der Clock Configuration posten). Schön dachte ich mir einige Zeit lang, 
bis ich heute im Datenblatt STM32F20xxx (Rev 12 Oct 2014) folgendes 
Statement entdeckte:

"FSMC ... Maximum frequency (fHCLK) for external access is 60 MHz".

Quelle:
http://www.st.com/web/en/resource/technical/document/datasheet/CD00237391.pdf

CubeMX schmeißt keine Warnung raus auf der Clock Configuration Seite, 
wenn ich FSMC selektiere und HCLK auf 120 MHz einstelle. Auf der anderen 
Seite schmeißt CubeMX alle möglichen Warnungen raus, wenn man durch 
Einstellungen irgendwelche Konflikte (Frequenz zu hoch oder so) auslöst.
Wägt einen erstmal auf der sicheren Seite.

Das Statement im Datenblatt macht mich deshalb unsicher.
Ferner konnte ich im Datenblatt aber auch keine (weitere) Frequenz 
Spezifikation für HCLK max bei Verwendung des FSMC finden.

Soll ich nun den ARM (KEIL) Samples vertrauen (fHCLK = 120MHz).
Wenn ja, wie muss ich dann den o.g. Satz im Datenblatt verstehen?

Gruß
Matz K.

[ttl (Gast)]

Liegt vielleicht an der test-hardware dass damit nicht mehr geht?

[Matz K. (xt-matz)]

Nee nee, auf der Testhardware funktioniert ja alles. Alles ist bestens.

Aber offensichtlich betreibe ich die Kiste out of spec, vielleicht 
gerade an der Grenze.

Kurzfassung:

Ich betreibe den FSMC mit 120 MHz.
Wie im Beispiel von ARM-KEIL.
Alles läuft.
Aber im Datenblatt steht maximal 60 MHz.

Und die Datenblatt Aussage verstehe ich halt nicht.
Und in den Timing Specs findet man nichts zu diesem Punkt.

[Philipp K. (philipp_k59)]

Hatte mich die Tage theoretisch damit beschäftigt..

In anderen datasheets steht (fhclk/2) könnte bei Dir rein rechnerisch 
auch stimmen.

[Matz K. (xt-matz)]

Hab die Lösung. Stells mal hier rein, falls es noch wer anders braucht:

Der Satz im ST Datenblatt ist einfach nur FALSCH:
> "FSMC ... Maximum frequency (fHCLK) for external access is 60 MHz".

Das ist sowas von irritierent, weil man lesen könnte, dass fHCLK maximal 
60 MHz sein darf. Ist aber Quatsch mit Soße. Der Satz könnte/müsste 
korrekt heißen:

"FSMC ... Maximum frequency (fFMSC_CLK) for external access is 60 MHz"
vielleicht noch ergänzt mit:
"...at fHCLK = 120 MHz".

fFMSC_CLK wird als fHCLK abgeleitet.
Der Devider wird nicht in der ClockConfiguration eingestellt,
sondern im FMSC-Timerregister "FSMC_BTR" und kann sein:
2, 3 oder 16.

Damit ist klar: die höchste Frequenz von fFMSC_CLK ist dann 60 MHz,
wenn fHCLK = 120 MHz.

Passt dann auch zu:
Philipp K. schrieb:
> In anderen datasheets steht (fhclk/2)

Gruß
Matz.