http://www.eetimes.com/author.asp?section_id=216&doc_id=1327108 DIP8 Atiny compatible: FPGA in BGA-16 Gehäuse Macht wider bishen spass!
Angehängte Dateien:
-
IMG_20150710_184115.jpg
350 KB
In letzter Zeit habe ich schon ein paar (Mini-)Boards mit Lattice ICE gesehen, bei deinem Board fressen die Pinheader den grössten Teil. Ist der Chip links vom ICE das EEPROM? Lässt sich die Platine "zuhause" bestücken?
auf dem bild ist der EEPROM nicht drauf, nur FPGA und LDO, aber EEPROM wird auch dabei sein, und 2te variante "easysolder PCB" wo nur der FPGA in BGA gehäuse ist, den kann man pizzaofen löten
@ Antti Lukats (xilant) >auf dem bild ist der EEPROM nicht drauf, nur FPGA und LDO, aber EEPROM >wird auch dabei sein, und 2te variante "easysolder PCB" wo nur der FPGA >in BGA gehäuse ist, den kann man pizzaofen löten Und was soll das? Warum gibt es das Zeug nicht komplett? Wer will den so eine halbfertige Platine, erst recht eine derartig hochintegrierte. Und allgemen. Naja. Ist schon irgendwie nett und auch recht kompakt, aber ein ATtiny85 ist dem FPGA in den allermeisten Anwendungen vorzuziehen. Denn der hat alles on chip und sehr leicht nutzbar. Warum soll ich im FPGA einen Timer oder UART selber machen? Auser ganz wenigen Spezialanwendungen für komplexe Glue Logic sehe ich da wenig Sinn drin.
Antti L. schrieb: > Macht wi(e)der bis(c)hen (S)pass! Für Bastler ok, aber warum diese Bauform? Und was kann der FPGA?
Antti L. schrieb: > http://www.eetimes.com/author.asp?section_id=216&doc_id=1327108 > > DIP8 Atiny compatible: FPGA in BGA-16 Gehäuse > > Macht wider bishen spass! Skeptisch. Wäre nicht das erstemal das der Hitzetod eines FPGA's die Integration ad absurdum führt... MfG,
Skeptisch das das winzige Gehäuse 400mA treiben kann, oder was genau wolltest du mit dem hitzetod sagen? Ich habe noch nicht getestet ob da wirklich 400mA rauskommt, aber ich hatte unglück mit dem ice ultralite breakout board, habe den mit dem LEDs zu gesicht gehalten und den TORCH LED eingeschaltet. Sollte man nicht tun..
Antti L. schrieb: > Skeptisch das das winzige Gehäuse 400mA treiben kann, oder was genau > wolltest du mit dem hitzetod sagen? Nach meiner Erfahrung wird zu leicht vergessen das bei "immer kleiner" auch "immer mehr Hotspot" folgt. Beispielsweise bei einer Kamera die unbedingt kleiner als die vom Mitbewerber sein musste aber nur überlebte wenn man größe Kühlkörper dranklebte, Typischer Fall von ins Knie geschossen: kleinstes Chip-package genohmen um Platinen eng zu stapeln um dann jeden zweiten Steckplatz frei lassen weil sonst der Kühlkörper nicht auf den FPGA passt. Und das nicht bei LED-Treibern sondern 10 bit Datenbuss mit (nur) 50 MHz getaktet und ein paar LVDS. Ein FPGA wird leichter zur Heizplatte als ein Mikrocontroller. Deshalb sind mir auf Winzigkeit optimierte General-Purpose FPGA-Boards suspekt. Eine Möglichkeit eine Kühlkörper drauf zu pappen oder mit einem Lüfter direkt auf das Gehaäse zu blasen sollte es bei Evalboards und Co immer geben. Das seh ich bei dem Steckteil kritisch. MfG,
jaein :) Ich habe sehr viele FPGA's auf meinem Tisch, Hauptsächlich Xilinx von A35T CSG325 bis zu Z7045, K410T und V330. wenn ein FPGA vendor sagt, neue Familie ist spart 40% Leistung, dann bedeutet es in klartext: Jetzt müssen sie MEHR KÜHLEN. Spartan-6 LX45, 5V in, mit 4 DCDC Wandler: * idle 10mA <== gar nicht schlecht! * Xilinx MIG + DDR aktive > 1W ! Zynq 7045, 40 LVDS ein, 56 LVDS out, 1000 Gbit per lane, + ADC + DAC: => 24W geht noch ohne kühlkörper aber luftstrom ist schon notwendig. ICE: Mein bekannte hatte mal einen FPGA wo er dachte es geht nicht weil er kein stromverbrauch nachweisen konnte. es war ice65, es war lebendig, hat aber nur wenige microamps verbraucht. ice ultralite braucht viel mehr strom als ice65, idle strom is satte 35 microamps iceultra hat max 1280 F-F, ice ultra in BGA16 hat kein PLL, da ist höchstwahrscheinlich das höchste clock in fabric die 48mhz von internen oscillator. wenn man 1000 F-F und 10 Block rams mit 48 mhz taktet, das überlebt das kleingehäuse noch!
Antti L. schrieb: > http://www.eetimes.com/author.asp?section_id=216&d... > > DIP8 Atiny compatible: FPGA in BGA-16 Gehäuse > > Macht wider bishen spass! Finde ich sehr interessant! Hast du noch welche dieser kleinen Platinen übrig? Falls ja, ich könnte ein/zwei gebrauchen.
eilbestellung wurde bestätigt, hoffentlich sind die PCB auch tauglich ,auf jeden es kommen PCB panels mit insgesamt 752 PCB das war ein "produktions panel".. liefertermin 21 juli
Angehängte Dateien:
-
IMG_20150727_143256.jpg
240 KB
War gar nicht so schwer den 0.35mm BGA per hand zu Löten! Geht doch, das board laäuft auch!
Antti L. schrieb: > War gar nicht so schwer den 0.35mm BGA per hand zu Löten! Vielleicht hält der auch ohne Löten ;) Zitat von der oben verlinkten Seite: Rush order for REV 1 PCBs placed and confirmed to arrive on 21 july. This is not a final PCB design, but we had hard deadline to get the boards in the morning of 21st because of some one coming to visit us. More infos later. Was bedeutet das? Auch Varianten mit SPI und sogar MACs?
ne, auf so kleine fläche kriegt man nicht so viel mehr drauf. Die erste PCB ist 2 lagig, und nicht für serien SMD optimiert. Was noch drauf passen könnte ist 2KByte UNIO EEPROM, mehr wirklich nicht.
Den "iCE5LP4K" gibt es im 2x2mm-Gehäuse und der hat SPI sowie "16 x 16 Multiply & 32 bit Accumulator Blocks".
mal 6x6 BGA mit 0.35mm routing gemacht? ;) will mal versuchen geht eignentlich noch.
Antti L. schrieb: > mal 6x6 BGA mit 0.35mm routing gemacht? ;) Ne. Habe nicht die Zeit und auch nicht die Absatzmöglichkeiten. Vielleicht "interessiert" es auch Lattice, ob das was wird. Meiner Ansicht nach ist man mit dem iCE5LP4K konkurenzfähig zum Max 10M02. > will mal versuchen geht eignentlich noch. Du versuchst auch das auf einer Lage durchzuziehen, oder? :) Ein paar äußere Pins kann man zwangsweise auf VCC/GND legen, um innere Pins damit zu bedienen. Vielleicht ist das aber gar nicht erforderlich. Habe das Pinout nicht angeschaut.
Noch etwas: Müssen das unbedingt 2.54_Pinheader sein? Falls vorgesehen ist, dass sich jeder die Pinheader selbst einlötet, so kann man bei Bedarf mit 1.27mm jeden zweiten Pin weglassen oder nach oben legen. Dann ist es dennoch mit Steckbrett benutzbar, falls nicht die allerdünnsten Pins gewählt wurden. Anderseits passt 1.27mm auch gut an 1.27mm-Kabel, welches einfach in 2.54mm-Doppelpfostenstecker gepresst werden kann.
@ Antti Lukats (xilant) >mal 6x6 BGA mit 0.35mm routing gemacht? ;) > will mal versuchen geht eignentlich noch. Das LAYOUT ist problemlos erstellbar (Man kann auch 0.1mm BGAs layouten), nur die PRODUKTION in Feinstleitertechnik kostet halt etwas mehr. Löten? Prozesskontrolle beim Löten? Nur mit Röntgen? Irgendwann wird es aber albern, wenn man Chip-Strukturgrößen 1:1 auf die Platine bringen will. Da kann man besser gleich alles auf einen IC packen und den mit "normalen" Gehäusen oberhalb 0.5mm Pitch auf die Platine bringen.
:
Bearbeitet durch User
Falk B. schrieb: > @ Antti Lukats (xilant) > >>mal 6x6 BGA mit 0.35mm routing gemacht? ;) >> will mal versuchen geht eignentlich noch. > > Das LAYOUT ist problemlos erstellbar (Man kann auch 0.1mm BGAs > layouten), nur die PRODUKTION in Feinstleitertechnik kostet halt etwas > mehr. Ich denke, dessen ist sich Antti Lukats bewusst. Die aktuellen PCBs haben wohl 50um Strukturgröße (siehe Link aus 1. Post). Mir gefällt die Idee sehr, beispielsweise zur Realisierung von AVR+Hardwarebeschleuniger. Nicht selten ist es eine ganz bestimmte "Kleinigkeit", wegen der sich ein AVR dann doch nicht eignet. Ebenfalls gefällt mir, dass das Design im Package ist. Allerdings finde ich, das Konzept sollte sorgfältig durchdacht sein. Hierzu zählt für mich, dass der FPGA nicht allein mit UART+SPI schon halb voll ist. Und dass man I2C-Speicher mit ein paar Dutzend Kilobit drauf macht und nicht 2kB UNIO EEPROM, obwohl der FPGA bereits I2C-IPs an Board hat.
:
Bearbeitet durch User
Hallo Danke fürs mitdenken! DIPSY ist mit wirklich den Kleinsten FPGA was es gibt ausgerüstet, da muss man leider kompromisse machen. Es sind nur 5 normale IOs, davon sind 4 für SPI und FPGA ram konfiguration, beliebt nur 1 überig, da ist dann das UNIO 2 kbyte EEPROM drauf, damit die 4 SPI shared pins wirklich frei bleiben. AVR in DIPSY nimmt 28%, software uart in AVR, ist so 40 words :) da bleibt heftig übrig von resourcen! mann kann sich wirklich einen komplettes SoC mit soft-core + spezial funktion bauen, das geht so. Das erste Blinky test in DIPSY wurde mit AVR Basic Compiler kompiliert für den Softcore :)
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.