Hi,
Hab ich es richtig verstanden das man mit einem PLL aus einem
Eingangssignal ein Ausgangssignal erzeugen kann der ähnlich zum
Eingangssignal ist?
Sprich ich kann ein Ausgangssignal erzeugen der etwas verzögert ist zum
Eingangssignal? Zum Beispiel für externen Speicher?
Also kann ein FPGA mehrere PLLs haben um verschiedene Signale zu
erzeugen für verschiedene Bereiche oder Aufgaben?
Was ist dann der Unterschied zwischen PLL und Prescaler?
Haben sie beide die gleiche Aufgabe?
Irgendwie verstehe ich nicht was ein PLL macht bzw. was die Aufgaben des
"Phase frequency detector" und VCOs sind.
Kann mir jmd grob erklären was die einzelnen Bausteine und ein PLL für
ne Funktion hat?
Lg
PLL für Dummies:
Wenn Du WDR2 auf 99,4MHz hörst, fragst Du Dich als audiophiler Mensch:
"Wozu brauche ich 99,4MHz? Meine CD's haben doch auf nur 44,1 kHz?"
Der Trick ist: Die Signal-FREQUENZ bildet die Amplitude des hörbaren
Signals ab. 0V im übertragenen Audiosignalpegel sind genau die 99,4MHz.
Werte kleiner 0V lassen die Sendefrequenz sinken (z.B. -0,2V wären dann
equivalent zu 99,38 MHz), eine höhere Amplitude lässt die Frequenz
ansteigen. Dein Audio-Signal wird also in Frequenzhübe moduliert. Daher
"FM" oder "Frequenzmodulation".
Auf der Empfangsseite dient die PLL zum demodulieren. Die PLL enthält:
- einen spannungsgesteuerten Oszillator, der sich nur innerhalb eines
engen Bereiches über die Eingangsspannung regeln lassen sollte (hier
z.B. zwischen 99,35 und 99,45 MHz)
- eine Fangschaltung, die die Eingangsfrequenz mit der
Oszillatorfrequenz vergleicht und das als analoge Spannung ausgibt.
Wenn die Fangschaltung feststellt, dass der Oszillator schneller läuft,
als das Eingangssignal, gibt sie eine kleinere Spannung aus, im
umgekehrten Fall eine größere Spannung. Führt man jetzt den Ausgang der
Fangschaltung auf den Eingang des spannungsgesteuerten Oszillators
zurück, erreicht man damit, dass Oszillator und Eingangssignal annähernd
gleich schwingen.
Das allerdings ist nicht wirklich interessant. Das eigentlich
Interessante ist, dass der Ausgang der Fangschaltung auch gleichzeitig
das senderseitig abgestrahlte Audiosignal abbildet. Der Ausgang der
Fangschaltung ist also das eigentliche Nutzsignal, das man aus der PLL
verwendet.
Wenn Du die Fangschaltung intern näher betrachtest, siehst Du den
Phasenkomparator (in den Oszillator und Eingangssignal eingefüttert
werden) und die Filterschaltung dahinter. Ein Phasenkomparator sollte ja
nun laut Definition Ruhe geben, wenn beide Signal gleich sind und die
Hand heben, wenn etwas asynchron läuft.
Jetzt kannst Du Dir sicher vorstellen, dass aus dem Phasenkomparator
eine Menge Müll rauskommt, wenn Du zwei unterschiedliche Sinuswellen
hineinfütterst, die sich aber auch mal so gar nicht ähnlich sehen
wollen. Da schlägt der Phasenkomparator jede Halbwelle mächtig an.
Die Filterschaltung sorgt für Ordnung in diesem Chaos:
- Sie setzt einen Offset, also eine Gleichspannung auf den
spannungsgesteuerten Oszillator, so dass er im Ruhezustand (wenn der
Phasenkomparator keinen Radau macht) in der gewünschten Empfangsfrequenz
(hier 99,4MHz)schwingt.
- Sie filtert im wesentlichen über einen Tiefpass die im Halbwellentakt
ankommenden Peaks, die vom Phasenkomparator kommen, zu einer Spannung,
die das System vom Überschwingen (Regelkreis!) abhält.
- Sie bringt das tiefpassgefilterte Signal auf die notwendige Amplitude,
so dass das Oszillatorsignal dem Eingangssignal so gut, wie eben möglich
folgt. Gleichzeitig wird durch diesen Verstärker-/Abschwächerteil
festgelegt, welche Amplitude das Eingangssignal des spannungsgesteuerten
Oszillators maximal/minimal haben kann. Das begrenzt also die mögliche
Bandbreite des Signals.
Bei erfolgreich gefiltertem Signal aus dem Phasenkomparator "rastet" der
Oszillator irgendwann auf das Eingangssignal ein, daher Phase LOCKED
Loop.
(Jetzt hab ich's rausgelassen, was ich noch von der FH weiß. Danke,
Prof. Beckmann, ich hab's nie gebraucht - bis jetzt!)
Horst S. schrieb:> PLL für Dummies:
Ja das ist schon mal voll daneben, das beschreibt das Wesen einer
PLL überhaupt nicht und führt den Fragenden nur in die Irre.
Auch hat das Prinzip des FM Radios nur entfernt etwas mit der
prinzipiellen Funktion einer PLL zu tun. Das kann man also
weglassen und stört nur bei der Erklärung.
Kein Wunder wenn man das irgendwann einmal auf der (hoch-)
Schule gehört und sonst nichts mehr damit zu tun gehabt hat.
@ KIKOKA (Gast)
>Hab ich es richtig verstanden das man mit einem PLL aus einem>Eingangssignal ein Ausgangssignal erzeugen kann der ähnlich zum>Eingangssignal ist?
Komischer Satz.
>Was ist dann der Unterschied zwischen PLL und Prescaler?
Eine PLL kann Takte multiplizieren, ein Prescaler nur teilen.
>Haben sie beide die gleiche Aufgabe?
Nö.
>Kann mir jmd grob erklären was die einzelnen Bausteine und ein PLL für>ne Funktion hat?
Eine PLL kann
- einen Takt mit einem Faktor M/N multiplizieren, also z.B. 2/3. Man
gibt z.B. von einem Quarzoszillator 50 MHz in ein FPGA uns macht mittels
PLL 200 MHz draus.
- einen Takt um x Grad verschieben bzw. die Verschiebung so korrigieren,
dass die Phasenverschiebung 0 wird, je nach Anwendung.
Falk B. schrieb:> Eine PLL kann Takte multiplizieren,
Nö, kann sie nicht. Eine PLL ist ein Regelkreis der keinerlei
technische Anordnung/Vorkehrung hat ein Signal zu vervielfachen.
Ausgenommen vieleicht der Phasenkomparator der systembedingt
Oberwellen erzeugt.
Das was du meinst ist die "Einrichtung" einer Frequenzverviel-
fachung in einem FPGA zu deren Funktionsblöcken auch eine PLL
gehört. Aber die PLL vervielfacht nicht.
Mitlesa schrieb:> Aber die PLL vervielfacht nicht.
Doch tut sie.
Der Teiler mit dem das gemacht wird ist integrierter Bestandteil der
Regelschleife und damit der PLL.
Mitlesa schrieb:> Das was du meinst ist die "Einrichtung" einer Frequenzverviel-> fachung...
...mit einer (erweiterten) PLL-Schaltung.
Das dürfte wohl die häufigste Anwendung von PLL sein.
Lattice User schrieb:> Der Teiler mit dem das gemacht wird
So so, ein Teiler der vervielfacht.
Grandioses Patent. Muss wohl sehr geschützt sein weil man
sonst nichts davon hört .....
Lattice User schrieb:> Der Teiler mit dem das gemacht wird ist integrierter Bestandteil der> Regelschleife und damit der PLL.
Nö, eine PLL braucht keinen Teiler. Und das Prinzip PLL beinhaltet auch
keinen Teiler, es ist ein rein analoges Schaltungskonzept.
MfG Klaus
Seid Ihr alle heute nur auf Krawall gebürstet?
Es geht wohl um den Teiler im Rückkopplungszweig der PLL, also zwischen
VCO und Phasenkomperator.
Was passiert, wenn als Eingang ein 1kHz-Signal in den Phasenkomparator
eingefüttert wird, ein 1:4 Teiler in der Backloop eingefügt wurde und
die PLL eingerastet ist?
Na klar. Die Frequenz des VCO wird geviertelt, die PLL kann aber nur mit
1kHz am Phasenkomparator einrasten, also muss der VCO mit 4kHz schwingen
(das er das tut, ist wieder Sache des Filters).
(Dann hast Du wirklich den Fall, dass Du nicht das Signal hinter dem
Filter als Nutzsignal nimmst, sondern direkt das Signal des VCO als
Ausgang. Sorry, das hatte ich in meinem ersten Post als "trivial"
ignoriert)
So, nächste Frage, wie und wo verschiebt Ihr das Signal in der Phase?
Horst S. schrieb:> Es geht wohl um den Teiler im Rückkopplungszweig der PLL, also zwischen> VCO und Phasenkomperator.
Der aber nicht Teil der PLL-Schaltung ist, sondern hinzugefügt
werden muss. Mit PLL-Schaltungen kann man wesentlich mehr machen
als nur Frequenzen vervielfachen!
Harald W. schrieb:> Horst S. schrieb:>>> Es geht wohl um den Teiler im Rückkopplungszweig der PLL, also zwischen>> VCO und Phasenkomperator.>> Der aber nicht Teil der PLL-Schaltung ist, sondern hinzugefügt> werden muss. Mit PLL-Schaltungen kann man wesentlich mehr machen> als nur Frequenzen vervielfachen!
Und? Hilft diese Aussage dem TE?
> OMG! Pedantischer und deutscher kann eine Diskussion kaum sein!
Tja, vermutlich gibt's einfach keine rechtsverbindliche Definition was
eine PLL ausmacht.
Harald W. schrieb:> Horst S. schrieb:>>> Es geht wohl um den Teiler im Rückkopplungszweig der PLL, also zwischen>> VCO und Phasenkomperator.>> Der aber nicht Teil der PLL-Schaltung ist, sondern hinzugefügt> werden muss.
Wenn er in die Loop eingefügt wird ist er Bestandteil der PLL. Kein
Teiler ist nichts anderes als der Spezialfall 1/1.
> Mit PLL-Schaltungen kann man wesentlich mehr machen> als nur Frequenzen vervielfachen!
Zustimmung.
Martin schrieb:>> OMG! Pedantischer und deutscher kann eine Diskussion kaum sein!>> Tja, vermutlich gibt's einfach keine rechtsverbindliche Definition was> eine PLL ausmacht.
Ja, schade!
Aber wie baut man denn jetzt eine Phasenverschiebung. Und (ganz wichtig)
wozu braucht man diese?
Horst S. schrieb:>> Der aber nicht Teil der PLL-Schaltung ist, sondern hinzugefügt>> werden muss. Mit PLL-Schaltungen kann man wesentlich mehr machen>> als nur Frequenzen vervielfachen!>> Und? Hilft diese Aussage dem TE?
Sicherlich. Weil er sonst PLL-Schaltungen nur als Frequenzverviel-
facherschaltungen verstehen würde. Und das ist eindeutig falsch.
Den Begriff PLL kenn ich eigentlich aus dem analogen Bereich, z.B. der
NE567 und seine Brüder. Wahrscheinlich wurde das Konzept aber schon mit
Röhren umgesetzt. Und da haben digitale Teiler eigentlich nichts
verloren.
Harald W. schrieb:> Sicherlich. Weil er sonst PLL-Schaltungen nur als Frequenzverviel-> facherschaltungen verstehen würde. Und das ist eindeutig falsch.
Ack!
MfG Klaus
Harald W. schrieb:> Sicherlich. Weil er sonst PLL-Schaltungen nur als Frequenzverviel-> facherschaltungen verstehen würde. Und das ist eindeutig falsch.
Das Beispiel der FM-Demodulation hatten wir schon weiter oben!
Was möchtest Du des weiteren noch aufführen?
Klaus schrieb:> Den Begriff PLL kenn ich eigentlich aus dem analogen Bereich, z.B. der> NE567 und seine Brüder.
Ich hab mal flüchtig ins Datenblatt geschaut. Waren die Dinger früher in
Modems und Datasetten-Ausgängen vom C64 drin?
Horst S. schrieb:> Aber wie baut man denn jetzt eine Phasenverschiebung.
Bei FPGAs ist typischerweise die VCO Frequenz viel höher als das was man
als Takt direkt verwenden kann. D.h. es werden ohnehin Ausgangasteiler
gebraucht, und damit ist es einfach auch eine Phasenverschobene Version
zu haben. Gibt aber auch andere Lösungen. (z.B. programmierbare
Delayelemente)
> Und (ganz wichtig)> wozu braucht man diese?
Z.B. bei DDR (double data rate) Anwendungen braucht man eine um 90°
verschobene Clock zur Abtastung.
Lattice User schrieb:> Bei FPGAs ist typischerweise die VCO Frequenz viel höher als das was man> als Takt direkt verwenden kann. D.h. es werden ohnehin Ausgangasteiler> gebraucht, und damit ist es einfach auch eine Phasenverschobene Version> zu haben. Gibt aber auch andere Lösungen. (z.B. programmierbare> Delayelemente)
Praktisch gesehen also für 90°: 1 MHz Signal rein, per 16er Prescaler
läuft der VCO auf 16MHz, die Phasenverschiebung erreichst Du, indem Du
den Prescalerwert mit der Maske 0x04 vergleichst?
Horst S. schrieb:> Das Beispiel der FM-Demodulation hatten wir schon weiter oben!> Was möchtest Du des weiteren noch aufführen?
Clock recovery, carrier recovery ...
MfG Klaus
Horst S. schrieb:> Lattice User schrieb:>> Bei FPGAs ist typischerweise die VCO Frequenz viel höher als das was man>> als Takt direkt verwenden kann. D.h. es werden ohnehin Ausgangasteiler>> gebraucht, und damit ist es einfach auch eine Phasenverschobene Version>> zu haben. Gibt aber auch andere Lösungen. (z.B. programmierbare>> Delayelemente)>> Praktisch gesehen also für 90°: 1 MHz Signal rein, per 16er Prescaler> läuft der VCO auf 16MHz, die Phasenverschiebung erreichst Du, indem Du> den Prescalerwert mit der Maske 0x04 vergleichst?
Im Prinzip.
Einfacher ist es, wenn man den Scaler als Johnson Counter realisiert.
Dann sind es einfach Abgriffe.
https://de.wikipedia.org/wiki/Ringz%C3%A4hler
Klaus schrieb:> Horst S. schrieb:>> Das Beispiel der FM-Demodulation hatten wir schon weiter oben!>> Was möchtest Du des weiteren noch aufführen?>> Clock recovery, carrier recovery ...>> MfG Klaus
Eine PLL lässt sich nicht nur als FM Demodulator, sondern auch als
kohärenten AM und BPSK Demodulator verwenden, wobei die erwähnte
Trägerrückgewinnung dabei die Hauptfunktion darstellt. Zusätzlich kann
der ermittelte Phasenfehler aber auch gleich als multiplikatives
Mischprodukt in der Phasendomäne betrachtet werden.
Nebenbei.
Ein VCO der auf eine 1:1 Frequenz einrastet, dh das Eingangssignal
dupliziert, hat 90 Grad Phase dazu.
Neben Integer PLL gibt es auch Frakionale PLL. Bei denen sind die Teiler
nicht mehr Ganzzzahlig, sondern eigentlich beliebig. Sie werden aber
glaub in FPGAs nicht verwendet.
Die Frequenz am Ausgang einer PLL stimmt immer, die Phase auch etwa.
Eine Charakterisierung fuer eine PLL ist das Phasenrauschen.
