Gast
#4220063
Hallo,
ich versuche gerade die im Anhang befindliche Prozessorarchitektur zu
verstehen, die unser Prof angefertigt hat.
Leider bin ich halbwegs genormte, technische Skizzen gewohnt,
vorzugsweise mit Beschriftung und irgend einer kleinen Beschreibung
dazu. Deshalb gestaltet sich mein Unterfangen als ein bisschen
schwierig.
Die Nummern 1 - 19 hab ich nachträglich in die Folie hinzugefügt, der
Rest ist original.
Ich schreib mal auf, was ich mir dazu so Denke:
01 - ALU Steuereingang, selbsterklärend
02 -
03 -
04 -
05 -
06 - Eine Bitfolge die in Kombination mit dem "?" Kästchen den
Mikroprogramm-Counter passend verändert um zum Beispiel Speicher
im ROM zu sparen o.ä
07 - die Adresse im ROM an der sich der nächste Mikrobefehl befindet,
das
ist dann wohl "verkettete Liste"-mäßig realisiert
09 - "hat die Racecondition gegen die 8 gewonnen ;)"
das Mikroprogramm-Counter-Register. was das Rote Kästchen
darunter darstellen soll, weiß ich nicht
10 -
11 -
13 - ich vermute mal das ist die Register-Write Steuerleitung
14 - Der Datenbus
15 - Memory Data Register
16 - Memory Address Register
17 - Operand A der ALU
18 - Operand B der ALU
19 -
*/** nur Gezeichne, ohne Funktion
Irgendwie vermisse ich bei den Registern die Anbindung an den Datenbus
um irgendetwas in diese zu Speichern. Sollte 13 den Registern das
Schreiben befehlen, wird wohl 10 oder 11 den Registern das Lesen
befehlen. Nur da blicke ich nicht wirklich durch.
Soll 10 und 11 vllt Datenbus(ähnliche) Strukturen darstellen, und 2 und
3 die Register schreiben lassen?
Dabke für eure Mühe
