Hallo zusammen, ich befasse mich erst seit Kurzem mit Schaltungen, ICs, usw. und komme direkt nicht weiter. Ich muss ein 100 MHz Rechtecksignal mit 5 V und einem Tastverhältnis von 50 % teilen. Das maximale Teilungsverhältnis soll mit 100000 (falls möglich) sehr groß sein. Da die Teilung variabel sein muss, benötige ich einen programmierbaren Frequenzteiler. Die Teilung soll dann beispielsweise über DIP-Schalter gewählt werden. Das Tastverhältnis des geteilten Signals soll ebenfalls 50 % sein. Ich habe schon diverse Beiträge und Datenblätter gelesen, habe aber keine Ahnung wie ich das umsetzen soll. Könnt ihr mir weiterhelfen? Grüße ChG
Nimm einen kleinen µC und variier im Programmcode die Grenze für das Rücksetzen eines Zählers. Glatte Werte wie du sie nennst werden wohl mit herkömmlichen Digitalbausteinen zum Taktteilen kaum zu realisieren sein, da du immer Potenzen von 2 als Teiler hast. Aber mit einem Attiny (oder Atmega wenn du mehr Teilerverhältnise über DIP-Schalter einstellen willst) ist das ja sehr einfach und schnell gelöst.
:
Bearbeitet durch User
ChG schrieb: > Ich habe schon diverse Beiträge und Datenblätter gelesen, habe aber > keine Ahnung wie ich das umsetzen soll. Könnt ihr mir weiterhelfen? Sorge erst einmal für Klarheit bei Deinen Angaben: Eingangsfrequenz 100 MHz oder 1 MHz? Teilungsfaktor 1/100000 oder 1/10000?
Julian S. schrieb: > Aber mit einem Attiny (oder Atmega wenn du mehr Teilerverhältnise über > DIP-Schalter einstellen willst) ist das ja sehr einfach und schnell > gelöst. Und du meinst der ATtiny kann 100MHz? Ich wuerde da mit einem FPGA oder CPLD machen.
:
Bearbeitet durch User
Danke schon mal für eure Hilfe! Sorry, hatte mich wohl vertippt. Die Eingangsfreqzenz ist 1 MHz. Es kommt nicht darauf an, dass die Teilung mit glatten Werten ist. Man sollte nur in der Gegend von 100 Hz landen. Würde das am liebsten ohne einen µC mit herkömmlichen Digitalbausteinen machen.
Das ist wohl ein Test für die grauen Zellen. CD4059 oder HEF4059 fallen mir dazu ein oder auch zwei ;-) Für 50% Tastverhältnis am Ausgang kann man einen CD/HEF4013 nehmen.
Eine Möglichkeit wäre ein Zählerbaustein (z.B. Binär) und dann ein Multiplexer zum Auswählen des Ausgangs. Möglich wäre z.B. 74HC4020/74HC4040 (ggf. 2 Stück) und ein 74HC4051 zur Auswahl des Teilers. Man hätte da dann 8 Teiler zur Wahl, z.B. in Stufen 1:4. Alternativ zum MUX IC könnte man auch einen Stufenschalter nehmen. Es gibt auch spezielle Teiler ICs - die sind aber eher schwer zu bekommen. Ein Bespiel wäre HEF4536, ggf. auch als 74HC4536 falls es den gibt.
Für hohe einstellbare Teilungen sind 74HC40103 oder 74HC4059 die üblichen Verdächtigen. Für das symmetrische Tastverhältnis muss noch ein D-Flipflop nachgeschaltet werden, z.B. ein halber 74HC74. Ein 40103 teilt durch 3...256, wenn man den Ausgang "TC" mit dem synchronen Preset "/SPE" verbindet, es werden keine zusätzlichen Gatter benötigt. Der 4059 im großen 24-pin-Gehäuse teilt mit unterschiedlichen Konfigurationen bis > 20000. Die Konfiguration ist etwas unübersichtlich, aber beide Teiler können über Jumper oder Mäuseklavier einstellbar gemacht werden, ein Widerstandsnetzwerk als Pull-Up muss noch dran.
:
Bearbeitet durch User
Der 74HC40103 sieht echt gut aus! Wenn ich zwei davon hintereinander hänge, dann komme ich auch mit der Frequenz weit genug hinunter. Allerdings stehe ich entweder auf dem Schlauch oder stelle mich sehr blöd an. Ich werde aus dem Datenblatt nicht schlau. Wie finde ich denn heraus was ich wie anschließen muss, damit sich eine bestimmte Teilung ergibt?
:
Bearbeitet durch User
Chris G. schrieb: > Sorry, hatte mich wohl vertippt. Die Eingangsfreqzenz ist 1 MHz. Es > kommt nicht darauf an, dass die Teilung mit glatten Werten ist. Man > sollte nur in der Gegend von 100 Hz landen. Dann verstehe ich nicht, warum der Teiler programmierbar sein muß? Von 1MHz auf 100Hz kommt man ganz glatt mit einem Teilerverhältnis von 10000:1. Man muß also lediglich 4 Dezimalzähler kaskadieren. Z.B. 2 Stück 74HC390. Wenn man die geeignet beschaltet, kriegt man die 100Hz auch mit 50% Tastverhältnis. Wenn es statt 100Hz auch 122Hz sein dürfen, kann man einen Teiler 8192:1 (vulgo: 13-Bit Binärzähler) verwenden. Den gibts dann z.B. als 4020 (HCF4020, CD4020, 74HC4020) als fertigen IC.
Der 40103 zählt vom Preset-Wert rückwärts auf Null herunter. Bei Null wird der Ausgang TC für einen Takt low. Den kann man als Takt für den nächsten 40103 nehmen, dessen Ausgang TC dann beide Zähler gleichzeitig über /PE synchron auf Anfang stellt. (Im Datenblatt von Philips das hier verlinkt ist fehlt das S von /SPE, das Intersil benutzt) Da der synchrone Preset erst nach dem Zählerstand Null erfolgt, kann man auch auf 255 setzen lassen, damit teilt er durch 256.
:
Bearbeitet durch User
Chris G. schrieb: > Würde das am liebsten ohne einen µC mit herkömmlichen Digitalbausteinen > machen. Und warum lehnst du die kostengünstigste, einfachste und trotzdem mit weitem Abstand flexibelste Lösung ab?
ich sehe gerade, dass die CMOS-Bauteile von Intersil/Harris heute zu Texas Instruments gehören: http://www.ti.com/lit/ds/symlink/cd74hc40103.pdf im Datenblatt zur alten CMOS-Version von RCA/Harris gibt es auch zwei Pläne zur Kaskadierung: http://www.datasheetarchive.com/dlmain/Datasheets-15/DSA-296248.pdf auf der letzten Seite, synchron oder asynchron
:
Bearbeitet durch User
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.