Bit File instabiles Design

Frank E. Gast #4256505
Lesenswert?
• ▲
▼ 
Hallo. Ich bin dabei, ein Hardwaredesign auf einem FPGA umzusetzen. Das 
Design lässt sich in Isim simulieren. Die Ergebnisse sehen gut aus. Auf 
ein Synchrones Design habe ich geachtet. Nun zu meiner Frage: Lade ich 
das Bit-File auf meine Hardware, dann funktioniert das Design. Jedoch 
nicht immer.

Das in VHDL beschriebene Design wurde in die RTL Ebene übersetzt, und 
dann in das Bit-File. Richtig? Was ändert sich dann von einem hochladen, 
zum nächsten hochladen des Bit-Files? Timing Constrains sind doch auch 
im Bit File berücksichtigt.

F
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Klaus Gast #4256520
Lesenswert?
• ▲
▼ 
Da nicht klar ist, wie viel Erfahrung Du hast, zunächst einmal zu der 
Frage selbst:

1. Ist es so, das ein gewisses Design nicht anhaltend wie in der 
Simulation funktioniert?
> ... dann funktioniert das Design. Jedoch nicht immer.

2. Oder so, dass das selbe Design einmal, nach dem hochladen des 
Bitfiles funktioniert und nach einem weiteren hoch laden nicht mehr?
> Was ändert sich dann von einem hoch laden, zum nächsten hoch laden
> des Bitfiles?

Dazu noch weitere Angaben:

A) Sind alle Timings mit Constrain/t/s versehen oder nur einige?
B) Ist die Testtiefe in der Simulation 100% oder weniger?

Ganz allgemein kann man sagen, dass im Allgemeinen weder 100% simuliert 
noch alle Signale mit Constraints versehen werden. Mit zunehmender 
Erfahrung kann man einiges davon weglassen bzw. auf den letztlichen 
Funktionstest verschieben. Aber das kann auch mal schief gehen.

Du wirst nicht darum herum kommen, die Fehlfunktion genauer 
festzustellen. Was genau läuft unter genau welchen Umständen schief? 
Allgemeine Aussagen dazu sind einfach nicht sinnvoll - führen zu keiner 
konkreten Maßnahme.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.