Gast
#4256505
Hallo. Ich bin dabei, ein Hardwaredesign auf einem FPGA umzusetzen. Das Design lässt sich in Isim simulieren. Die Ergebnisse sehen gut aus. Auf ein Synchrones Design habe ich geachtet. Nun zu meiner Frage: Lade ich das Bit-File auf meine Hardware, dann funktioniert das Design. Jedoch nicht immer. Das in VHDL beschriebene Design wurde in die RTL Ebene übersetzt, und dann in das Bit-File. Richtig? Was ändert sich dann von einem hochladen, zum nächsten hochladen des Bit-Files? Timing Constrains sind doch auch im Bit File berücksichtigt. F