Drive Strength und Slew Rate ändern - Cylone V SoC

[Neuling (Gast)]

Guten Morgen,

gibts es eine Möglichkeit die Drive Strength bzw die Slew Rate bei einem 
vorgegeben Design zu ändern? Ich habe ein SOF File bekommen und somit 
keinen Zugriff auf die Design Files um die beiden Sachen in Quartus II 
zu ändern.

Meine Frage ob es die Möglichkeit gibt diese "on-the-fly" zu verändern 
oder muss ich mich damit an den Design Owner wenden?

Gruß

[Klartexter (Gast)]

Neuling schrieb:
> Meine Frage ob es die Möglichkeit gibt diese "on-the-fly" zu verändern
> oder muss ich mich damit an den Design Owner wenden?

Was zum Teufel ist ein "Design Owner"?

Gruß,

[P. K. (pek)]

Neuling schrieb:
> Ich habe ein SOF File bekommen und somit
> keinen Zugriff auf die Design Files um die beiden Sachen in Quartus II
> zu ändern.

Das brauchst Du aber, um die Treiberstärke anzupassen. Das Format des 
SOF wird von Altera nicht veröffentlicht, da hast Du keine Möglichkeit, 
sinnvoll daran herumzufummeln.

Neuling schrieb:
> oder muss ich mich damit an den Design Owner wenden?

In dem Sinne: JA

[britzl (Gast)]

Klartexter schrieb:
> Was zum Teufel ist ein "Design Owner"?

Der Managing Project Leader natürlich.

[Klartexter (Gast)]

britzl schrieb:
> Klartexter schrieb:
>> Was zum Teufel ist ein "Design Owner"?
>
> Der Managing Project Leader natürlich.

Immer dieses Neusprech ... Und Tester heisst jetzt Bug-Owner? Und 
Finance nennt sich Bucks-Owner ???

[Fpgakuechle K. (Gast)]

Neuling schrieb:
> Guten Morgen,
>
> gibts es eine Möglichkeit die Drive Strength bzw die Slew Rate bei einem
> vorgegeben Design zu ändern? Ich habe ein SOF File bekommen und somit
> keinen Zugriff auf die Design Files um die beiden Sachen in Quartus II
> zu ändern.

Details bei Altera sind mir nicht so geläufig, wenn es aber so läuft wie 
bei Xilinx hast du eventuell eine Chance.

Bei Xilinx kann man das .ncd File (bspw. fertig geroutete 
architekturspezif. Nezliste) in den fpgaeditor einlesen und dort 
fpga-resourcen wie bspw. IO-characteritic ändern.

Das Altera-Pedant zum fpgaeditor heisst wohl "Chip editor".
https://www.altera.co.jp/content/dam/altera-www/global/ja_JP/pdfs/literature/an/an310.pdf

Wenn du dem ein SOF schmackhaft machen kannst, hast du vielleicht 'ne 
Chance.

> oder muss ich mich damit an den Design Owner wenden?

Ich würde mich an einen Altera-FPGA Spezialisten wie einem Altera-FAE 
wenden und nicht an einen "Entwurfs-Halter".

MfG,