Hallo zusammen, ich beschäftige mich nun schon einige Zeit mit dem Thema Delta-Sigma ADC und denke ich habe das Prinzip verstanden. Allerdings hakt es sozusagen am Übergang Modulator und Dezimierer. Genauer gesagt beim Zusammenhang zwischen Signal-Rauschverhältnis (SNR), Oversamplingrate (OSR) und Decimation/Wandlungszeit. Ein idealer ADC hat ein SNR von: SNR_q = 6,02 dB x N + 1,76 dB Stelle ich mir nun die Formel für das Signal-Rauschverhältnis eines DS-ADCs 1. Ordnung SNR = 6,02 dB x N + 1,76 dB - 5,17 dB + 30 dB x log (OSR) nach OSR um: OSR = 10 ^((SNR - 6,02 dB x N - 1,76 dB + 5,17 dB) / 30 dB) und setze mal beispielhaft 16Bit (98,1dB) ein, komme ich auf ein OSR von 1524. Jetzt zu meiner Frage/n: Wenn ich nun einen DS-ADC aufbauen möchte, wie bestimme ich dann die Abtastrate? Angenommen meine Wandlungszeit soll 50ms betragen. Dann könnte ich damit Signale von bis zu 1/(2 x 50ms) = 10Hz abtasten. Ergäbe nach meinem Verständnis eine Abtastrate von 10Hz x 1524 = 15kHz. Wenn ich aber nun 16Bit (theoretische) Auflösung am DS-Ausgang erreichen möchte, muss ich doch den Mittelwert aus 2^16 = 65536 Messwerten bilden. Dann entspräche das einer Abtastrate von 65536/50ms = 1,31MHz. Wie passt das zur vorher berechneten Abtastrate über das OSR? Danke und Gruß Timo
Gast
#4290396
Timo D. schrieb: > Wenn ich nun einen DS-ADC aufbauen möchte, wie bestimme ich dann die > Abtastrate? Die legst du fest. Also, ich hatte es ja schon ein paarmal geschrieben: Ein SigmaDelta-Wandler ist im Prinzip ein Demodulator der einfachsten Sorte (1 Bit Wandler), der dafür sorgt, daß an seinem Ausgang die gleiche Spannung ansteht wie an seinem Eingang. Und anschließend wird gefiltert. Huch? Jaja. Die Wandlerstufe kennt an ihrem Ausgang ja nur HI und LO. Aber genau DIESES ist, wenn man es etwas anders interpretiert, eine digitale Spannung, die lediglich mit einem Rauschen überlagert ist. Also kann man mittels Tiefpaß den digitalen Spannungswert herausfiltern und was übrig bleibt, ist der Rest an Rauschen, der in den Durchlaßbereich des Filters hineinpaßt. Die Filterkonstante, also im Prinzip die Eckfrequenz des Tiefpasses bestimmt damit sowohl den Rest an Rauschen als auch die Anzahl der verwertbaren Stellen. Wenn man es langsam machen wollte, müßte man einfach die Anzahl der HI-Bits im Ausgangs-Datenstrom des Modulators aufsummieren und durch die Gesamtanzahl der Bits im Datenstrom teilen. Das wäre dann ebenfalls dasselbe Ergebnis - bloß wesentlich langsamer: Für 24 Bit müßte man mit 16 MHz takten und 1 Sekunde lang die Bits zählen. W.S.
Hallo, W.S. schrieb: > [..] Für 24 Bit müßte man mit > 16 MHz takten und 1 Sekunde lang die Bits zählen. Das erklärt aber leider nicht was mir dann überhaupt die Berechnung der OSR nützt und das hätte ich gerne gewusst. Grüße Timo
Timo D. schrieb: > Dann könnte ich damit Signale von bis zu 1/(2 x 50ms) = 10Hz abtasten. > Ergäbe nach meinem Verständnis eine Abtastrate von 10Hz x 1524 = 15kHz. ~30 kHz, du musst den Faktor >2 für Niquist wieder reinrechnen. > Wenn ich aber nun 16Bit (theoretische) Auflösung am DS-Ausgang erreichen > möchte, muss ich doch den Mittelwert aus 2^16 = 65536 Messwerten bilden. > Dann entspräche das einer Abtastrate von 65536/50ms = 1,31MHz. Nein, du musst den Ausgang zwar filtern, dabei findet aber auch eine "Rauschformung" statt. D.h. für eine Auflösung von 16 Bit musst du nicht über 65536 Samplewerte mitteln, sondern nur über 1524, weil du nciht nur Mittelwerte wegfilterst, sondern auch Störanteile. Damit ist deine Abtastrate dann 30 kHz für eine "Wandlungszeit" von 50 ms, wobei du das nicht so getrennt betrachten darfst. Deine Werte kommen vereinfacht gesagt dann mit 30 kHz 1 Bit rein, haben aber aufgrund der Filterung dann nur eine zeitliche Auflösung von 10 Hz, dafür mit Amplitudenauflösung 16 Bit.
Hallo W.S., W.S. schrieb: > [...] Die Wandlerstufe kennt an ihrem Ausgang ja nur HI und LO. Aber > genau DIESES ist, wenn man es etwas anders interpretiert, eine digitale > Spannung, die lediglich mit einem Rauschen überlagert ist. Also kann man > mittels Tiefpaß den digitalen Spannungswert herausfiltern und was übrig > bleibt, ist der Rest an Rauschen, der in den Durchlaßbereich des Filters > hineinpaßt. > Wenn man es langsam machen wollte, müßte man einfach die Anzahl der > HI-Bits im Ausgangs-Datenstrom des Modulators aufsummieren und durch die > Gesamtanzahl der Bits im Datenstrom teilen. Das wäre dann ebenfalls > dasselbe Ergebnis - bloß wesentlich langsamer: Für 24 Bit müßte man mit > 16 MHz takten und 1 Sekunde lang die Bits zählen. Ich hoffe dass ich das jetzt richtig verstanden habe: Es gibt sozusagen zwei Möglichkeiten aus dem digitalen Bitstrom den "gewünschten" Analogwert mit mehr als 1-Bit Auflösung zu gewinnen. 1. Einfache Bildung des arithmetische Mittelwertes, also z.B. wie in deinem Beispiel 2^16 Messwerte des Bitstroms addieren und durch 2^16 teilen umd auf 16 Bit Auflösung zu kommen. (Hier ist also die Dezimierung schon direkt mit drin, wenn man keinen gleitenden Mittelwert bildet) 2. Realisierung eines (digitalen) Tiefpassfilters, der sozusagen einen gewichteten Mittelwert bildet (einstellbar über die Filterkoffizienten) und damit die beispielhaften 16 Bit Auflösung bereits mit einer viel geringeren Anzahl an Eingangswerten des digitalen Bitstroms (entsprechend der Berechnung über die OSR) realisiert. Hier müsste danach noch dezimiert werden. Gruß Timo
Gast
#4328507
Genau.
Gast
#4328553
Eine ganz wichtige Eigenschaft des Delta-Sigma-Modulators ist der unterschiedliche Frequenzgang für Signal und Rauschen. Für das Signal stellt er einen Tiefpass, für das Rauschen einen Hochpass dar, d.h. das SNR ist für kleine Frequenzen hoch, für hohe dagegen niedrig. Dem Modulator wird nun ein digitales Filter nachgeschaltet, was die hohen Frequenzen und damit den Löwenanteil des Rauschens entfernt. Durch Modulatoren höherer Ordnung (mehrere Integratoren in Serie) kann der Effekt noch verbessert werden, allerdings wird dann die Sicherstellung der Stabilität etwas kniffliger.
W.S. schrieb: > Genau. Super, dann ist der Groschen jetzt gefallen :-)) Danke an alle für die guten Erklärungen! Gruß Timo