Dynamisches Latch mit Transfergatter

[Dummy (Gast)]

Hallo zusammen,

vielleicht kann mir hier jemand helfen. Was sind die Probleme eines 
dynamischen Latches mit Tranfergatter?

Einfach, dass nie ein Hig-Pegel ausgegeben werden kann? Aber warum das 
so ist leuchtet mir nicht ein.
Würde mich freuen, wenn mir jemand helfen könnte. Habe im Netz bis auf 
ein Buch nichts gefunden.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Dummy schrieb:
> Einfach, dass nie ein Hig-Pegel ausgegeben werden kann?
Wer sagt das?
Wenn "nie" ein High-Pegel ausgegeben würde, dann kann immmer nur ein 
Low-Pegel ausgegeben werden. Mithin könnte so eine Schaltung durch eine 
Verbindung gegen Masse ersetzt werden...

> Was sind die Probleme eines dynamischen Latches mit Tranfergatter?
Dass der Zustand nur in einem Kondensator "gespeichert"wird. Was wird 
mit dieser Ladung passieren, wenn da ein paar Leckströme mit im Spiel 
sind?
Oder andersrum: kann sich dieses Latch den gespeicherten Zustand für 1 
Tag "merken"? Warum nicht?

[Dummy (Gast)]

Dann fliesst die gespeicherte Ladung ab? Kannst du mir bitte den Vorgang 
erklären, ich will die Seite aus dem Buch nicht einfach dumm auswendig 
lernen.
Ich weiß nur, dass wenn eine logische 1 eingeschrieben werden soll, die 
gespeicherte 0 Überschrieben werden soll. Aber dass das nicht 
vollständig funktioniert, weil der Transistor eine Pegelreduktion 
erzeugt. Was bedeutet das genau?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Dummy schrieb:
> Dann fliesst die gespeicherte Ladung ab?
Das ist das Hauptproblem. Ursache sind wie gesagt irgendwelche 
Leckströme durch Dotierungsfehler oder Verunreinigungen im Kristall und 
der Isolationschicht.

> Ich weiß nur, dass wenn eine logische 1 eingeschrieben werden soll, die
> gespeicherte 0 Überschrieben werden soll. Aber dass das nicht
> vollständig funktioniert, weil der Transistor eine Pegelreduktion
> erzeugt. Was bedeutet das genau?
Naja, das ist recht pauschal dahergeredet. Letztlich müsste man für 
solche Aussagen die exakte Übertragungsfunktion der beteiligten Bauteile 
kennen. Aber vermutlich meint der Autor hier den Bahnwiderstand zusammen 
mit der entsprechenden Ugsth, die dafür sorgt, dass der Fet bei "voller 
werdendem" Kondensator immer schlechter leitet. Und so letztlich dafür 
sorgt, dass er nie Vcc erreicht.
Ein brauchbarer Logikpegel kann aber mit einer Pufferstufe leicht 
wiederhergestellt werden.

[Axel S. (a-za-z0-9)]

Dummy schrieb:
> Dann fliesst die gespeicherte Ladung ab?

Was soll das Fragezeichen am Ende dieses Satzes?

> Kannst du mir bitte den Vorgang erklären, ich will die Seite aus
> dem Buch nicht einfach dumm auswendig lernen.

Du brauchst eine Erklärung dafür, warum ein Leckstrom dazu führt daß die 
Ladung aus dem Kondensator abfließt? Nicht dein Ernst, oder?

> Ich weiß nur, dass wenn eine logische 1 eingeschrieben werden soll,
> die gespeicherte 0 Überschrieben werden soll.

Das ist die grundlegende Funktion eines Latches: wenn ein neuer Wert 
eingeschrieben wird, dann verschwindet der alte Wert. Klingt komisch, 
ist aber so.

> Aber dass das nicht
> vollständig funktioniert, weil der Transistor eine Pegelreduktion
> erzeugt. Was bedeutet das genau?

Der Transistor? Pegelreduktion? Wer behauptet das? Ein Transfergate 
ist ein Transfergate. In deiner Schaltung ist übrigens gar keins 
eingezeichnet. Vielleicht verwirrt dich ja das?