Hallo Ihr Lieben, ich plane gerade eine elektronische Last als Bestandteil eines NiCd-Akku-Ladegerätes und freue mich über Einschätzungen, Tipps und Kopfnüsse pfiffiger Menschen. Wäre nett, wenn es keine „warum machste sowas, wenn mans doch kaufen kann"- oder "wozu brauchts denn ne 50A Senke"-Diskussion wird. Grobe Wunschvorstellungen: max Spannung: 50V max Puls-Strom: 50A max Konstantstrom: 20A max Leistung: 250W min einstellbarer Strom: 500mA ^^dem ist erstmal Wunsch – wenn sich später herausstellt, dass man ohne einen Schuhkarton großen Kühler nur 200W ableiten kann, dann muss das auch gut sein. Links zu Datenblättern: FET VS-FB190SA10: http://www.vishay.com/docs/93459/vs-fb190sa10.pdf Messverstärker MAX9920: https://datasheets.maximintegrated.com/en/ds/MAX9918-MAX9920.pdf Digital Poti MAX5481: http://datasheets.maximintegrated.com/en/ds/MAX5481-MAX5484.pdf Die Schaltung und die Gedanken dazu werden weiter unten erklärt. Meine Fragen wären folgende (sonstige Anregungen, Fingerzeige etc. sind natürlich auch erwünscht): - 2 Verstärker in der Regelschleife böse? Würde den OP über das RC-Glied soweit träge machen, dass nichts mehr schwingt - Geht mein Plan mit unipolarer Spannungsversorgung auf? - Das digitale Poti wird im Datenblatt als Spannungsteiler vorgestellt; als Spannungsteiler fungiert es auch am Messverstärker klebend. Kann ich den Spannungsteiler einfach als Widerstandsnetzwerk betrachten und wie angedacht mit einem RZusatz erweitern? - Ich habe mich für einen Messverstärker entschieden, weil ich nicht mit Vorgabespannungen im mV-Bereich hantieren wollte, tue das jetzt aber noch immer zw. Shunt und Messverstärker (Differenzensignal U_Sense(I=0.5A) = 2mV), während der Vorgabewert zwischen soliden 4.5v und 0V hüpft. Habe ich an der Stelle Äpfel gegen Birnen getauscht? - M2 soll ein Pippi-FET sein, der die Vergleichsspannung U_Soll auf 0V ziehen können soll, schafft gewählter Typus das, oder bleiben diodenartige Restspannungen übrig und ich komme eventuell nicht unter die 0.5V-Hürde?? - Ne Idee für den 5V-Rail2Rail-OP? - Sollte man die negative Spannungsversorgung des OP’s vllt mit 100n auf +5V buffern? Danke schonmal und hier nun meine Wegfindung – vllt. dem einen oder andren, der noch ungeübter ist als ich, eine Hilfe …… ....ein nicht untypisches Konzept einer elektronischen Last: FET "M1" als Stellglied, Shunt "R_Shunt" als Messglied, OP(Integrator) "U1" als Regler. Geht los mit der Wahl des FET's: - zig Ampere können die alle. Das Abführen der Leistung ist wahrscheinlich eher das Problem. - Ein lineares Verhalten im Arbeitspunkt wäre wünschenswert; Datenblätter geben selten ein Aussage über den Zusammenhang und eine Regelung sollte auch bei nicht linearem Verhalten funktionieren Leistung Abführen = eine Frage des Gehäuses und der Kühlung. Ich bin dann irgendwann über den VS-FB190SA10 von Vishay gestolpert. Kann vielmehr als ich brauche, hat aber ein hübsches Gehäuse, um großflächig Wärme abzugeben (Kühlkörper würde ich gerne aus nem Kupfer-Rechteckprofil machen, auf welches zwei CPU-Kühler (à 170Watt) geschraubt werden. Eine Last mit besagtem FET-Typus hab ich mir auf ner Lochrasterplatine aufgebaut (bissl Entlötlitze für den stromführenden Pfad spendiert) und konnte auch für Ströme 5A < I < 10A hübsche Raise- und Fall-Zeiten betrachten (siehe Anhang) - Raise-Delay auf der Oszi-Aufnahme habe ich mir mit der Bespannung des OP's erklärt, da muss der OP erstmal von negativer Sättigung zum Arbeitspunkt V_th fahren – kA mehr, wie ich das RC-Glied dimensioniert hab, aber scheinbar nicht zu dicke, sonst wäre die Fall-Zeit nicht so hübsch. Philosophie: mit oder ohne Messverstärker: Die Variante ohne Messverstärker liefert USense direkt zum Regel-OP und dann mit einem Vorgabewert U_Soll vergleicht. Der Zusammenhang interessierender Größen dieser Schaltung ist folgender: U_Sense = I_Peak * R_Shunt; P_Shunt = I_Dauer^2 * R_Shunt Ursprünglich war mal geplant, den Vorgabewert U_Soll mit einem DAC von 0-3V zu generieren. Um gewünschte U_Sense(I_Peak = 50A) = 50A * R_Shunt = 3V zu erreichen, muss der Shunt R_Shunt = 3V/50A = 0.06Ohm haben. P_Shunt(I_Dauer=20A, R_Shunt=0.06Ohm) = 20^2 * 0.06 W = 24W. Bzgl. Shunts hab ich nur Bauchgefühle parat und diese sagen, dass 7W noch IO sind, alles darüber vllt. möglich, aber nicht schick ist (wenn man den Shunt nicht eigens kühlen möchte). Im Umkehrschluss hieße das: R_Shunt auf U_Sense,max < 1V auslegen, was dann bei gewünschten I_Last,min = 0.5A ein U_Sense < 10mV bedeutete und da sagt mein Bauch, dass man so anfällige Spannungen an der Stelle nicht haben möchte. Die Folge ist ein einstellbarer Messverstärker (MAX9920), der, wenn ich richtig liege, zudem eine bipolare Spannungsversorgung hinfällig macht, da ich dem gewählten Messverstärker ein Offset auf den Ausgang klatschen kann (eigentlich gedacht, um bei negativem Messeingang positive Ausgabewerte zu erhalten). V_Out = U_Sense * G + V_RefIn; G = (1 + R2/R1)/4; R2 = R_Zusatz,max + R_HW, R1 = R_WL 0.5V <= V_Out <= 4.5V durch den Offset V_RefIn = 0.5V (um die ganze Schaltung mit 5V unipolar versorgen zu können) Der nächste Gedanke war: warum U_Soll einstellbar machen, wenn ich auch das Gain des Messverstärkers über ein digitales Poti regeln kann (gewählter Typ: MAX5481: 10k, 10bit). U_Sense,max soll für den MAX9920 = 200mV sein => R_Shunt = 200mV/50A = 4mOhm, bei einer minimalen Verstärkung G_min = 4V/200mV = 20. G_min >= (1 + (R_Zusatz,max + R_HW)/R_WL)/4 R_Zusatz,max <= (4*G_min – 1)*R_WL – R_HW R_Zusatz,max <= (4*20 – 1)*9990Ohm – 10Ohm = 790k (Näherung) I_Last,min = 0.5A muss noch auf U_Soll = 4.5V verstärkt werden können: U_Sense(I_Last,min = 0.5A) = 0.5A * 0.004Ohm = 2mV (leider auch sehr klein, aber Differenzensignal) U_Mess,max(I_Last,min) = G_max * 2mV = 4V (U_RefIn rausgerechnet) G_max = 4V/2mV = 2000 G_max <= (1 + (R_Zusatz,min + R_HW)/R_WL)/4 R_Zusatz,min >= (4*G_max – 1)*R_WL – R_HW R_Zusatz,max >= (4*2000 – 1)*10Ohm – 9990Ohm = (7999/1000 – 1) * 10k = 70K =>70k <= R_Zusatz <= 790k Ströme von 0.5A bis 50A können so von der Messverstärkerschaltung auf 4.5V projiziert werden und der OP vergleicht mit einem togglebares Signal zwischen 0V und 4.5V, während der Messverstärker wegen des Offsets V_RefIn immer noch 0.5V bei null Strom rausgibt geht der OP in die negative Sättigung = 0V und der FET macht 100% dicht. Ein Rail2Rail-Typ ist natürlich notwendig. Die Platine hat grob die Maße einer Zigarettenschachtel – Parallelschaltung mehrerer Module sollte möglich sein – eine Potentialtrennung könnte den Anwendungsbereich noch erweitern Lieben Gruß und Danke für Euer Interesse und Eure Hilfe Robert
Angehängte Dateien:
-
IMAG002.png
5,5 KB -
EletronischeLast_V10.png
38 KB
Ich habe so meine Zweifel, dass die Stromregelung stabil arbeitet. Zwei OPs in Reihe plus die Phasendrehung des MOSFETs - eher nicht. Wie wärs mit nur einem OPV und dafür deutlich höherem Shuntwiderstand in der source-Leitung? Gibt mehr Messsignal, linearisiert die Steilheit des MOSFET und das was der dann verheizt, braucht der MOSFET nicht abzuführen.
Robert T. schrieb: > max Konstantstrom: 20A > max Leistung: 250W Die müssen irgendwie verheizt werden. Früher hat man diese Leistung auf mehrere Transistoren verteilt um die punktförmige Wärme besser auf eine Fläche zu bekommen. Miß mal die Temperatur an Deinem Testobjekt.
Robert T. schrieb: > Hallo Ihr Lieben, Naja, nicht die Ansprache die ich haben möchte Und Deinen Text hab ich mir auch nicht angetan, zuviel Prosa. Daher nur eine kleine Frage: Du stellst 10A bei beliebiger Spannung ein. Was passiert, wenn Du die zu belastende Quelle absteckst und nach... ein paar ms wieder ansteckst... Dein Regel-OP wird versuchen den Strom zu halten - also das Gate aufmachen. Strom ist aber keiner da weil die Quelle futsch ist. Also Gate noch weiter auf. Und dann klemmst Du die Quelle wieder an. Das war`s dann vermutlich mit dem LastFET M1.... Denn der schließt Deinen Akku kurz. Und das hält der Akku länger aus als der FET. Also - sorge Dich um einen analogen Kurzschlußschutz, der schnell (us) das Gate herunterzieht wenn die Quelle einen Wackler hat den dein uC nicht ausgregeln kann. Abgesehen davon ist der ausgewählte FET ausdrücklich nicht für eine lineare Beschaltung geeignet, der brennt Dir schneller durch als du pieps sagen kannst. Nimm welche von IXYS, die dafür ausdrücklich spezifiziert sind (Suche nach IXAN0068.pdf für genauere Infos und lese sie gründlich) Und kümmere Dich dringend um eine Abschaltung, wenn der KK zu warm wird. Grüße & viel Erfolg MiWi
Angehängte Dateien:
Danke für die Reaktionen und Antworten Schön wär's, die Hintergründe der Aussagen noch ein wenig zu verstehen. Dass die Entstufe der ELV9000 gut funktioniert nehm ich stark an. Diese Nachzubauen würde Euch weniger belästigen, aber man würde weniger bei lernen. >Zwei OPs in Reihe plus die Phasendrehung des MOSFETs - eher nicht. Eine Phasenverschiebung erschwert eine Regelung - wenn ich's richtig verstanden habe, kann man das in der Regelungstechnik mit einem frequenzabängigem Totzeitglied modellisieren. Das Problem mit den 2 OPVs in Reihe verstehe ich jedoch noch nicht so ganz, da diese ja auf sehr unterschiedlichen Zeitskalen agieren. U1 mit seinem RC-Integrator-Glied ist ja doch ne ewig lahme Schnegge im Vgl. zu einem zeitlich nicht gebremsten Signalaufbereiter U2. Dass man Abstriche machen muss, wenn man zusätzliche verzögernde Elemente mit den Regelkreis aufnimmt ist klar, aber wenn die Zeitskalen weit divergieren, dürft's doch nur maginal viel ausmachen?! >Wie wärs mit nur einem OPV und dafür deutlich höherem Shuntwiderstand in >der source-Leitung? Gibt mehr Messsignal, linearisiert die Steilheit des MOSFET >und das was der dann verheizt, braucht der MOSFET nicht abzuführen. Die 25W-Typen haben meist 5%, die kleineren 1% - daher der Gedanke auf kleine Leistung zu gehen. Der Prototypenaufbau-FET soll den Kupfer-CPU-Kühler direkt auf'm Buckel bekommen, da war's vorteilhaft nichts Weiteres kühlen zu müssen und .... SMD-Gehäuse sind kompakter. >linearisiert die Steilheit des MOSFET Das hab ich schonmal gelesen, aber bis heute nicht nachvollziehen können. Die Übertragungsfunktion I_D(U_GS) (ich hab se aus dem Datenblatt mal rauskopiert und angehangen) ist abhängig von T und von U_DS; mit größerem U(R_Shunt) wird U_DS kleiner - und mit kleinerem U_DS dann linearer? Das soll keine Weigerung sein, auf einen OPV mit dickem Shunt zu reduzieren. Ich habe die Zusammenhänge bisher nur zum Teil verstanden, daher das Nachhaken. >Früher hat man diese Leistung auf mehrere Transistoren verteilt um die >punktförmige Wärme besser auf eine Fläche zu bekommen. Miß mal die Temperatur an >Deinem Testobjekt. Bisher hab ich ohne Kühlkörper gepulst gearbeitet (wahrscheinlich nicht sehr professionell). Den FET habe ich primär nach Gehäuse gewählt in der Hoffnung, genau die Wärmeableitung ohne Parallelschaltung in den Griff zu bekommen. Das SOT-227(ISOTOP) Gehäuse des verwendeten FETs hat bissl thermische Kapazität; ich hab die Pulsabstände im Testaufbau einfach groß genug gewählt, sodass man das Wärmeleit-Blech noch anfassen konnte. Nächster Aufbau dann mit Kupferkühler und kleinem Temperatur-IC dran, um auch CC zu testen :) >Also - sorge Dich um einen analogen Kurzschlußschutz, der schnell (us) >das Gate herunterzieht wenn die Quelle einen Wackler hat den dein uC >nicht ausgregeln kann. Problem verstanden - ich gedachte das mit einer gewissen Trägheit über den uC zu machen und kann verstehen, dass das zB im Falle eines Wacklers unzureichend sein kann. Aber eine Lösungen per AND-Gatter (Zellspannung_anwesend & uC_Puls_on) oder ähnliches scheint mir fix realisiert. >Und kümmere Dich dringend um eine Abschaltung, wenn der KK zu warm >wird. Ist klar nahe M1 muss KK-seitig ein Sensor hin >Abgesehen davon ist der ausgewählte FET ausdrücklich nicht für eine >lineare Beschaltung geeignet, der brennt Dir schneller durch als du >pieps sagen kannst. Nimm welche von IXYS, die dafür ausdrücklich >spezifiziert sind (Suche nach IXAN0068.pdf für genauere Infos und lese >sie gründlich) Ich dachte bisher immer: Scheiß auf ne Linearität der Übertragungsfunktion - der OPV wird schon drumherum regeln auch bei Nichtlinearität - RC-Glied muss dann an die flachste Steigung angepasst werden und bremst dann Bereiche mit steilerer Flanke aus. ABER (und ich habs bisher nur überflogen, da ich nicht erst in 2 Wochen antworten wollte - kommt noch) die IXAN0068 fordert eine >Forward Bias Safe Operating Area (FBSOA) und sagt, dass FETs ohne einen solchen spezifizierten Bereich auch sterben können, wenn man die sonstigen angegebenen Randbedingungen nicht überreitzt. Wie angedeutet, brauche ich eine Weile um die IXAN0068 zu verinnerlichen, da ich den FET in seinem Aufbau an sich noch nicht sonderlich gut zu verstehen versucht habe. Nun habe ich neben der 10er Stange des gewählten FETs noch die gleiche Stückzahl eines IGBTs zu liegen (http://www.vishay.com/docs/94772/vsgt140da60u.pdf) Das Datenblatt wirbt mit >Square RBSOA R steht hier für reverse anstelle forward - ist das beim IGBT das Äqivalent? Wenn man den IGBT verwenden kann, wie weit ist der anders zu beschalten? (Transistor typische Schleusenspannung ist mir bekannt) edit: glaube das RBSOA gerade begriffen zu haben - ist nicht das Äquivalent sondern beschreibt den möglichen Bespannungs- und Bestromungsbereich Danke Euch soweit - hoffe ihr bekommt nicht wieder alle Plaque wegen der vielen Prosa. Lieben Gruß Robert
:
Bearbeitet durch User
Eine Verlustleistung von 250W würde ich garnicht erst versuchen in einem einzigen LeistungsMOSFET/IGBT zu verheizen, sondern auf ca 5 chips verteilen. Damit die Last gleichmäßig verteilt wird gehören dazu Source-Widerstände an denen auch schon mal 1..2V abfallen. Solche Widerstände gibt es von Isabellenhütte im Gehäuse TO-247 o.ä. zur Verschraubung mit dem Kühlkörper. Zum Verständnis der dynamischen Eigenschaften, Schleifenstabilität usw kann ich nur empfehlen das Ganze mal in (LT-)Spice zu simulieren.
Robert T. schrieb: > Aber eine Lösungen per AND-Gatter (Zellspannung_anwesend & uC_Puls_on) > oder ähnliches scheint mir fix realisiert. einfacher ist`s wenn Du eine Transistor mit seiner BE-Strecke über den Shunt legst und wenn der mehr als 0,6V hat dann zieht der das Gate gegen GND. Und - vergiß den Basiswiderstand nicht... >>Abgesehen davon ist der ausgewählte FET ausdrücklich nicht für eine >>lineare Beschaltung geeignet, der brennt Dir schneller durch als du >>pieps sagen kannst. Nimm welche von IXYS, die dafür ausdrücklich >>spezifiziert sind (Suche nach IXAN0068.pdf für genauere Infos und lese >>sie gründlich) > Ich dachte bisher immer: Scheiß auf ne Linearität der > Übertragungsfunktion - der OPV wird schon drumherum regeln auch bei > Nichtlinearität - Oh, das Ignorieren von Bauteileigenschaften paßt schon. Aber jammere dann nicht wenn Dir der FET - wenn er dann wirklich arbeiten muß (250W Ptot) Dir um die Ohren fliegt. Denn es geht nicht um die Nichtlinearität, die ist eh egal. Es geht darum, das der ausgewählte FET vermutlich Hotspots am Die entwickeln wird und wenn dann einer stirbt war`s das mit dem FET. Die sind auf Ein oder Aus optimiert. Nicht auf bischen ein und bischen aus... Und - es reicht wenn Du die AN verstehst, auswendiglernen brauchst Du sie nicht. Grüße MiWi > > Lieben Gruß > Robert
Angehängte Dateien:
-
VS-FC220SA20.gif
62 KB
Ich habe mich derweil durch die AN: IXAN0068.pdf gekämpft und glaube den ETI-Effekt (Avalanche-Effekt) verstanden zu haben. Auf den VS-FC220SA20 (http://www.vishay.com/docs/94846/vs-fc220sa20.pdf) hätte ich ebenfalls Zugriff und wenn ich das Datenblatt richtig verstanden habe, erfüllt dieser die Voraussetzungen. "Fully characterized capacitance and avalanche SOA" und "improved gate avalanche and dynamic dV/dt ruggedness" sagt das Datenblatt und zeigt besagten Graphen mit scheinbar nicht theoretisch errechneten Grenzbereichen. Schön an der 1-FET-Variante ist der günstige Kühler - es gibt aus dem PC-Bereich CPU-Kühler, die bis zu 250Watt auf 50Grad halten können. Bissl unglücklich an dem Diagramm ist die schlechte Zuordnung der z-Achse. Bei der logarithmischen Zuordnung gibts 2x die Zuordnung zwischen 1 und 10 ??? ^^alles ein wenig versetzt :/ Alle bisher gesehenen Lasten nutzen die hochgepriesene Parallelschaltung. Will auch nicht ausschließen, dass ich noch auf die Schnauze falle. Aber wenn ich die Summe aller Kommentare richtig verstanden habe, müsste es mit besagtem Typus in einer einzigen Last-Stufe funktionieren. @Marc Space: ja habs in LTSpice nicht wenig simuliert, ich hab nur meist kein Spice-Modell der Wunschbauteile - simuliert hab ich den Stromverstärker, als auch den Integrator mit irgendnem OPV - beim FET hab ich nen Typ genommen mit ähnlicher Gate-Ladung. Was ich pauschal feststellen konnte ist, dass niedriege Ströme eher ins Schwingen geraten als hohe (ob nun mit oder ohne Stromverstärker). Muss zugeben, dass ich den Grund dafür noch nicht so recht verstanden habe, da die Übertragungsfunktion bei hohen Strömen flacher ist als bei tieferen und der Integrator sollte ja eher bei flacher Steigung übersteuern ?? ^^ist aber sekundär, kommt mir nicht auf Mikrosekunden an. Die Linearisierung durch größeren Shunt hab ich auch noch nicht verstanden - ist die Übertragungsfunktion nicht davon unabhängig? Wenn ich die Leistung auf 5x50Watt aufteile und von den 50Watt 25 am Shunt abfallen, dann ist der Arbeitpunkt des FETs natürlich ein anderer. Ist ein niedrigerer Arbeitspunkt linearer? Ein zu kühlender Shunt passt neben dem FET nicht mehr auf den CPU-Kühler - wenns mit 2. Verstärker in der Regelschleife iwie geht, daher gerne ohne "Leistungs"-Shunt. @MiWi: ein Bipolarer mit 0.6V-Arbeitspunkt ist mir bissl hoch angesiedelt, wenn ich bei niederohmigen Shunts bleiben kann. (Wenn denn) Im Falle 4mOhm sind das 0.6/0.004A = 150A. Sollte ich Vorgabewerte alleinig durch dig.Poti realisieren können, kann man die ON/OFF-Spannung ja tatsächlich auch schick verunden und schubst den Integrator so in die negative Sättigung bei 0A. Da erwähnter FET ein V_th von 5.1V bei T_J=25Grad hat kann ich meine Single-Supply glaub lassen, muss aber die Versorgung vom R2R_OPV(Integrator) auf 6V "aufbohren" Könnt mir vorstellen, dass meine Denke in diversen Aspekten naiv ist und freue mich über Aufklärung Lieben Gruß Robert edit: noch ne Frage zur Gate-Ladung .... die gesetzten 10Ohm als Vorwiderstand hab ich mir aus irgendwelchen Schaltungen abgekupfert .... bei unendlich fixem Verstärker hab ich ne Art temporären Kurzschluss - muss ich da noch drauf achten, dass mein Integrator genug treiben kann oder kurzschlussfest ist?
:
Bearbeitet durch User
Viel Spass mit der Auswahl des MOSFET :-( Der spirito-effekt und die fast immer mangelhaften Angaben im Datenblatt zum Linearbetrieb werden dir das Leben zur Hölle machen. Hier ein bisserle Literatur dazu: http://www.irf.com/technical-info/appnotes/an-1155.pdf --> Moderne FET mögden den Linearbetrieb nicht. Jaja, radiation harded, weiß schon. Den Effekt haben trotzdem fast alle modernen FET. Grund ist der NEGATIVE Temperaturkoeffizient der Gatetresholds und der Umstand, dass viele FET aus der Parallelschaltung vieler kleiner FET bestehen. Im Linearbetrieb konzentrieren sich die Lasten durch den Temeraturkoeffizienten der Gatetresholds auf kleine Bereiche im Chip - anders als im Schaltbetrieb ist hier die Treshold relevant, nicht der Kanalwiderstand. Je größer der Chip, desto schlimmer. Was für eine Parallelschaltung mit Symmetrierwiderständen spricht. Oder BIPs. Ich kann nur empfehlen, viel zu testen. Bei meinen Tests für einen Hot-Swap-Controller (ähnliche Anforderung) habe ich viele FET aussortieren müssen. Einige sind weit innerhalb der DC-Linie im SOA-Diagramm gestorben. Frag dazu am besten bei einigen Herstellern nach. Ich kann hier Fairchild und NXP empfehlen.
Robert T. schrieb: > Schön an der 1-FET-Variante ist der günstige Kühler - es gibt aus dem > PC-Bereich CPU-Kühler, die bis zu 250Watt auf 50Grad halten können. Den Übergang an der Übergangs Fläche Gehäuse-Kühlkörper können die möglicherweise auf 50 Grad Celsius halten. Aber bei 0,7 k/W für den Übergang Siliziumchip - Gehäuse sieht das für das im Transistor wie aus? > Aber wenn ich die Summe aller Kommentare richtig > verstanden habe, müsste es mit besagtem Typus in einer einzigen > Last-Stufe funktionieren. Ach! Dann ist wohl ein markantes Sender-Empfänger Problem in Deiner Kommunikation. Denn warum sonst haben haben Firmen wie "HP agilent Keysight", Statron, etc. wohl 200W Lasten gebaut und (eben weil diese Firmen das Problem möglicherweise verstanden haben) bereits mit mehr als einer Last-Stufe konzipiert? Wäre da etwa nicht eine ausreichend? scnr.
Klar, man könnt einfach die Endstufe der ELV9000 1:1 nachbauen und wäre am Ziel. Müsst man niemanden im Forum belästigen, hat aber wenig gelernt und nie verstanden, warum's so gemacht wird und nicht anders. Auch ist es ja vllt. ein Kostenfaktor zwischen 30€-50€ FET-Modulen im SOT-227 Gehäuse und 50Cent-BUZ11. Also könnten Firmen wie Statron etc. parallelisiert haben, weil's nicht sinnvoll anders geht oder weil's kostengünstiger ist. Mittels Eurer Hinweise glaube ich ja einiges gelernt zu haben: - Marc Space: es gibt ein Phasenverschiebung durch den MOSFET - MiWi: FET und Linearbetrieb ist ne kritische Sache (Avalanche-/Spirito-Effekt); Datenblatt genau beschauen - WehOhWeh: Selbst wenn's gehen sollte laut Datenblatt, haut einem die Realität trotzdem ins Gesicht (Fairchild & NXP - wird als Hersteller empfohlen) - Andrew Taylor: Temperaturgefälle Junction2Case nicht vernachlässigen R_thJC ist mit 0.19K/W beim aktuellen FET(VS-FC220SA20) angegeben ergibt ein Gefälle von 47.5K Angenommen man bekommt die Außenhaut des FETs auf 50 C gekühlt, dann wäre T_J = 97.5 C - da wäre noch ein wenig Luft, aber dennoch wichtiger Hinweis. Wenn ich Single-Die Typen verwende, die ich parallel schalte und deren Gate ich einzeln regle, dann mache ich einen Bogen um den Avalanche-Effekt. Wahrscheinlich gibt es die Single-Die Typen bis ca. 50W, sodass einzelne Laststufen typischerweise max. 50Watt bedienen. Nun bin ich mit meinem Projekt soweit gediehen, dass ich einen Single-FET-Stufe mal mit 150W CC belasten möchte, auch wenn ich derweil durch WehOhWeh & MiWi das Gefühl hab, dass der mir trotz Datenblatt wegbrennt.
Robert T. schrieb: > auch wenn ich derweil > durch WehOhWeh & MiWi das Gefühl hab, dass der mir trotz Datenblatt > wegbrennt. Nun, Fig. 16 im Datenblatt des FET zeigt für DC ja zumindest die Hoffnung auf, das es nicht brennt .-)) Bau es halt mal testweise auf, und spendier einen Thermoswitch am Kühlkörper, der bei 60..65 Grad Celsius Deinen Testaufbau in NotAus bringt.
Tany schrieb: > http://dareal.info/test/ Thumbs up && Like! Eine wahre Killer-Applikation (FET R.I.P.)
Andrew T. schrieb: > Eine wahre Killer-Applikation ja und? der IRFP450 kostet nur noch "paar" cent :-)
Robert T. schrieb: > > @MiWi: ein Bipolarer mit 0.6V-Arbeitspunkt ist mir bissl hoch > angesiedelt, wenn ich bei niederohmigen Shunts bleiben kann. (Wenn denn) > Im Falle 4mOhm sind das 0.6/0.004A = 150A. > Sollte ich Vorgabewerte alleinig durch dig.Poti realisieren können, kann > man die ON/OFF-Spannung ja tatsächlich auch schick verunden und schubst > den Integrator so in die negative Sättigung bei 0A. Mir ist das egal wie Du Deinen Kuezschlußschutz umsetzt. Ich weiß nur aus anderen Projekten und eigener Erfahrung daß es schnell gehen muß. Sehr schnell. Und je weniger Teile darin enthalten sind desto besser. Irgendweine Software, die da lang herumbasteln muß ist ein NoNo. Daher das mit der BE-Strecke: billg, schnell und verständlich. Wenn Dir bei 70A ein Spannungsabfall von 0,7V zu teuer ist (10Milliohm)- nimm einen schellen Komparator, der die Spannung am Shunt überwacht... geht auch günstig. Nur schnell muß das ganze sein, 1ms ist schon zu langsam, 10uS Reaktionszeit sind gut. (Nein, das ist kein Scherz) Und das mit den FETs.... wie gesagt... probier es aus, Du bastelst herum nicht ich. Ich wollte Dich nur auf einen klassichen Datenblattinterpretationsfehler hinweisen, daß die dort angegeben Ptot mitnichten im Linarbetrieb sondern bei dieser Art von FETS nur für den Schaltbetrieb gelten. Wie Du mit dieser Information umgehst ist mir egal, Du scheinst sie jedoch verstanden zu haben (sehr fein...) PS: Ich würd pro FET (die Deiner Wahl - ohne das Datenblatt nun sehr genau studiert zu haben) max. 85W (3Stk=255W) verheizen und jeden FET einzeln regeln und sehr gut kühlen... Und den Staubfilter nicht vergessen! Also - laß es krachen und lerne daran :-) Viel Erfolg MiWi
OT: MiWi schrieb: > Viel Erfolg > > MiWi Ist das verwirrend .... ich dachte schon, hat MaWin ne Krebsdiagnose bekommen und ist aufeinmal freundlich zu seinen Mitmenschen, dann las ich den Namen richtig.
Über den Daumen: Nimm irgendeinen alten MOSFET. Früher(tm) waren Trench-FET noch nicht so in Mode und die Steilheit war noch überschaubar. Beides kommt den Linearbetrieb zugute. Warum eigentlich überhaupt MOSFET? BJTs haben in manchen Anwendungen schon ihre Vorzüge.
Nase schrieb: > Über den Daumen: Nimm irgendeinen alten MOSFET. > Früher(tm) waren Trench-FET noch nicht so in Mode und die Steilheit war > noch überschaubar. Beides kommt den Linearbetrieb zugute. > > Warum eigentlich überhaupt MOSFET? > BJTs haben in manchen Anwendungen schon ihre Vorzüge. Naja, wenn richtig gebastelt ist die Sättigungspannung bei Bipolaren meistens höher als bei FETs... Nicht so schlimm bei 50V, Wenn man aber 3V3-Wandler austesten will ist das durchaus kommod. Und die relativ(!) leistungsarme Ansteuerung bei FETs (wenn es nicht um us-Pulse geht) ist auch recht erfreulich... Grüße MiWi
MiWi schrieb: > Wenn man aber > 3V3-Wandler austesten will ist das durchaus kommod. Dann braucht man i.d.R. aber auch keine Last, die 1/4kW umsetzen kann. Wird dann recht bald unhandlich wegen der Ströme, wissenschon. MiWi schrieb: > Und die relativ(!) leistungsarme Ansteuerung bei FETs (wenn es nicht um > us-Pulse geht) ist auch recht erfreulich... Die ist vorallem bei einer elektronischen Last ziemlich egal, weil man (a) ja im Linearbetrieb ist und wenig Übersteuerung braucht und (b) andere Probleme mit Verlustleistung hat :-) Noch eleganter könnte man den Basisstrom ja sogar von der Last abziehen.
Die geringste Spannung, die ich belastet wissen möchte beträgt 4.8V und das bekäme glaub auch ein Bip hin (V_Shunt + U_f(Bip)) Ich hab in meinem Leben noch wenige Bips beschaltet und wusste aber bisher auch noch nicht um die Nachteile des FETs im Linearbetrieb (negativer Temperatur-Koeffizient von V_th). Wenn man alleinig diesen negativen Koeffizienten hochhält, wäre dann nicht ein IGBT mit positivem Koeffizienten an kritischer Stelle gleichermaßen prima wie ein Standard-Bip? (nehme an beide Typen haben keine eingeschränkte Safe-Operating-Area des Koeffizienten wegen) Könnte man diese dann durch die umgekehrte Temperatur-Proportionalität auch parallelschalten und mit einer einzigen Regelspannung versorgen? (also nicht die komplette Regelstufe inkl. FET parallelisieren, sondern nur den Leistungsbaustein) Wenn ein Kandidat mehr Leistung verbrät, wird er wärmer und V_th wird größer, was zur Folge hat, dass er wiederum weniger durchlässt. Bips und IGBTs sind glaub bissl träger, aber der Faktor ist mir wenig wichtig (1-2ms von 0 auf 100 reichen mir). Und dann noch ne Frage zur Temperaturmessung ... ... Bub, miss brav die KK-Temperatur hab ich mehrfach gehört und kommt mir sinnig vor, um zu wissen, was man dem Baustein antut. Aber kann man nicht auch den Temp.-Koeffizienten von V_th nutzen und bekommt dann nicht die Case-, sondern die Junction-Temperatur(die ja eigentlich die interessantere ist)? Bei dem vorrätigen IGBT wäre der Koeefizient (für null Last) angegeben, beim FET kann man ihn vllt. durch Kochtopf und Raumtemperatur abschätzen. Dumme Idee? edit: man könnte auch die Freilaufdiode zum vermessen nutzen
:
Bearbeitet durch User
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.