In FPGAs gibt es oft schnelle Multiplizierer (z.B. DSP48 unit bei XILINX). Weiss jemand wie so etwas aufgebaut ist? Ich find die Dinger nämlich verdammt schnell.
Was meinst du mit "aufgebaut"? Doku was du alles damit machen kannst findest du direkt auf der Xilinx Webseite http://www.xilinx.com/products/intellectual-property/dsp48_macro.html#documentation Gruß
Martin O. schrieb: > Ich find die Dinger > nämlich verdammt schnell. Warum läßt Du dann andere suchen?
"damn fast" stand mal in einem Datenblatt von National Semiconductor. Irgendwer hatte was gegen dieses politisch unkorrekte Wort, es verschwand später. such nach "Slice multiplier", das steht auch in dem Xilinx-PDF oben.
Mich interessiert der innere Aufbau solcher schnellen Multiplizierer.
Gast
#4345470
Schon mal in den Klassiker geschaut: http://www.amazon.de/Architekturen-digitalen-Signalverarbeitung-Informationstechnik-Pirsch/dp/3519061570 ?
Gast
#4346176
Ist das nicht so, dass die Multiplier einfach LUTs sind / waren und später in die RAMS gewandert sind? Der Umstand, dass sich die RAMs und die MULs bei Xilinx die Leitungen teilen und sich gegenseitig dezimieren, lässt mich glauben, dass das heute immer noch so ist. Verdächtig ist, jedenfalls, dass die RAMs und die MULs / DSPs immer ähnlich schnell sind. Beim neuesten Artix im Bereich 550 MHz.
Gast
#4346201
Naja für die heutige Prozesstechnologie ist ein 500MHz Multiplizierer kein Problem. http://www.onsemi.com/PowerSolutions/content.do?id=16649 http://www.onsemi.com/PowerSolutions/content.do?id=17099