32Bit Delay / Schieberegister gesucht?

[Peter (Gast)]

Hallo,

ich habe ein Problem.

Ich will/muss einen I2S Daten Strom auf 2 DAC (PCM1704) verteilen.
Jeder DAC bekommt parallel seine Daten gesteuert mit einer WCLK.
Beim -_ wechsel der WCLK werden auf beiden DACs die Daten übernommen.

Klar wäre es am einfachsten die WCLK invertiert dem 2. DAC zu übergeben 
aber die Basis Hardware ist fertig und kann/darf nicht geändert werden!

So jetzt soll ein System davor was nur I2S ausgeben kann und nicht Beide 
Kanäle Parallel.
Die Daten kommen aus einem STM32F072 falls das hilft.
Ich dachte daran den einen Kanal um 32Bit zu verzögern und dann sollten 
die wieder Parallel (um ein Sample versetzt) beim DAC ankommen.

Aber ich finde nichts passendes dafür, klar gibt es 8/16Bit 
Schieberegister aber die ganzen Ausgänge brauche ich nicht und Platz 
habe ich dafür auch nicht gerade.
Einen FPGA oder so dafür zu nehmen wäre vielleicht möglich, aber was 
fertiges ist dann doch schöner.


Andere Ideen wären auch gut.

Viele Grüsse, Peter

[Mick (Gast)]

Lösbar mit einem 555er oder einem "Mini"-Mikrocontroller.

[Peter D. (peda)]

CD4517
CD40100

[derguteweka (Gast)]

Moin,

Wahnsinn, da werden schon Chips als Loesung gepostet, waehrend mir noch 
nichtmal das Problem klar ist.
Man kann doch prima einen I2S Bus an 2 DACs parallel verteilen. (Aber 
wozu? Es kommt doch dann genau das selbe Analogsignal raus, das kann man 
doch auch prima verteilen und spart einen DAC ein)
Ob man jetzt die WCLK invertiert oder um soviele BCLK Takte verzoegert, 
wie ein Sample breit ist, ist doch auch wurscht - der Effekt ist 
jedesmal, dass das Analogsignal hinterm DAC Links und Rechts vertauscht 
hat. Aber wozu?

Und warum geht invertieren nicht, aber verzoegern mittels 
Schieberegister wuerde gehen? Brauch' ich nur mehr Kaffee um's zu 
checken?

Fragen ueber Fragen..

Gruss
WK

[Peter (Gast)]

Wie man das mit einem 555er machen soll musst Du mir erklären.

Der CD4517 & CD40100 wären echt Klasse wenn die schneller wären.
Aber das muss ich noch mal nachrechen wie schell die MAX BIT-Clock ist.
Vom Platz her könnte das gerade so passen, wird aber schon eine 
sportliche Aufgabe.

Es sind 2 DACs die jeweils eine eigene Datenleitung haben aber nur eine 
gemeinsame Bit Clock und Enable Leitung haben.
Also wird immer gleichzeitig an beide DACs was gesendet.
Ein "normaler" AUDIO DAC/Codec hat I2S als Eingang, aber der PCM1704 ist 
halt was anders.

I2S sendet hintereinander immer rechts/links, wobei eine Leitung sagt 
was es ist. So nun muss dieses Signal auf gesplittet werden damit man es 
wieder nach der gewünschten Methode sendet.

Mir ist klar das sowas eine bescheuerte Idee ist, aber wie gesagt an der 
Basishardware kann ich nichts ändern.

Ich bin schon fast geneigt einen XMOS Prozessor zu nehmen, mit dem 
könnte ich gleich alles in einem bauen.
Wäre da nicht meine Abneigung gegenüber dem XMOS.
Ich hatte vor einem Jahr ein Projekt damit angefangen und nachdem ein 
Teil lief bin ich über immer mehr XMOS Probleme gestolpert, letztendlich 
ist ein STMF4 drin BZW wird der gerade durch einen F7 ersetzt.
Aber das ist eine Andere Baustelle.

VG, Peter

[W.S. (Gast)]

derguteweka schrieb:
> Fragen ueber Fragen..

Ich denke mal, daß hier das in diesem Forum Übliche vorliegt: Erstens 
wird der eigentliche Sachverhalt zu verkürzt dargestellt und deshalb bis 
zur Unleserlichkeit verstümmelt und zweitens liegt vermutlich ein viel 
tiefer sitzender Designfehler vor.

Zusammen ergibt das eine unlösbare Situation.

Der PCM1704 ist m.W. ein Mono-DAC und der TO möchte gern Stereo haben, 
ohne sich die Mühe zu machen, dafür auch nen Stereo-DAC anzuschaffen.

W.S.

[Peter (Gast)]

????

Ich habe Stereo aber halt mit 2 MONO Dacs.


Was ist denn hier falsch beschreiben?
Ich habe sogar gleich gesagt das ich einen PCM1704 nehme, gut ich hätte 
noch sagen können das der MONO macht.