Verständnisfrage 74HC165

[Holger (Gast)]

Moin,

aus dem Datenblatt werde ich nicht sorichtig schlau... Daher meine 
Frage: Wird nach der Übernahme der parallelanliegenden Daten in das 
Schieberegister sofort ein Datenbit am Ausgang angelegt oder wird ein 
Takt benötigt? Und wird zuerst das MSB ausgegeben?



Holger

[Manfred (Gast)]

erst beim nächsten Takt erscheint das nächste Bit am Ausgang Q7.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Holger schrieb:
> oder wird ein Takt benötigt?
Es muss ein Takt entweder am /CE oder am CP anliegen.

> Und wird zuerst das MSB ausgegeben?
Es wird vom LSB in Richtung MSB geschoben. Also: ja.

> aus dem Datenblatt werde ich nicht sorichtig schlau...
Mrin Tipp: übe daran. Es ist eines der einfacheren...

[Holger (Gast)]

Moin, /CE liegt dauerhaft auf Masse. Also wenn PL auf Mass liegt, dann 
liegt am Ausgang Q das Signal, welches an D7 anlag.


Holger

[Peter D. (peda)]

Holger schrieb:
> Wird nach der Übernahme der parallelanliegenden Daten in das
> Schieberegister sofort ein Datenbit am Ausgang angelegt

Ja, PL ist asychron.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Holger schrieb:
> Also wenn PL auf Mass liegt, dann liegt am Ausgang Q das Signal, welches
> an D7 anlag.
Ja, das sind die beiden Zeilen bei "paralel load" im Screenshot. Dort 
steht:
solange /PL low ist, ist es egal, was an /CE, an CP un DS passiert. 
Sobald /PL auf low geht wird D7 an Q7 ausgegeben.