gibt es von Xilinx oder Altera irgendein White Paper(oder sonstiges Schriftstück), aus dem hervorgeht das man Signale in eine FSM, die von aussen kommen, einsynchronisieren sollte? Danke für die Hilfe!
-.-.- schrieb: > gibt es von Xilinx oder Altera irgendein White Paper(oder sonstiges > Schriftstück), aus dem hervorgeht das man Signale in eine FSM, die von > aussen kommen, einsynchronisieren sollte? Altera: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01082-quartus-ii-metastability.pdf Xilinx: unbekannt, allerdings gibt es auch kein WP von xilinx in dem steht das 1 AND 0 gleich 0 ist. Snychrones Design ist herstellerunabhängig. MfG,
Fpga K. schrieb: > -.-.- schrieb: >> gibt es von Xilinx oder Altera irgendein White Paper(oder sonstiges >> Schriftstück), aus dem hervorgeht das man Signale in eine FSM, die von >> aussen kommen, einsynchronisieren sollte? > > Altera: > https://www.altera.com/content/dam/altera-www/glob... > > Xilinx: unbekannt, allerdings gibt es auch kein WP von xilinx in dem > steht das 1 AND 0 gleich 0 ist. Snychrones Design ist > herstellerunabhängig. > > MfG, Super Gschicht :) Vielen herzlichen Dank, genau das was ich gesucht habe :) Kennt ihr/du schon die meisten Whitepapers, oder wie findet man sowas(wenn man jetzt z.B. den Begriff metastabilty nicht kennt, nicht draufkommt?)
-.-.- schrieb: > (wenn man jetzt z.B. den Begriff metastabilty nicht kennt, nicht > draufkommt?) Metastabilität ist tatsächlich in den allerwenigsten Fällen ein Problem. Das eigentliche Problem ist fast immer das hier: http://www.lothar-miller.de/s9y/categories/35-Einsynchronisieren
Lothar M. schrieb: > -.-.- schrieb: >> (wenn man jetzt z.B. den Begriff metastabilty nicht kennt, nicht >> draufkommt?) > Metastabilität ist tatsächlich in den allerwenigsten Fällen ein Problem. > Das eigentliche Problem ist fast immer das hier: > http://www.lothar-miller.de/s9y/categories/35-Eins... OK, stellt sich aber noch die Frage ob es dafür irgendeine Quelle gibt(die ich schon bräuchte, um davon zu zitieren^^ ;) (also eine Quelle abseits deiner Website)
-.-.- schrieb: > Fpga K. schrieb: >> -.-.- schrieb: >>> gibt es von Xilinx oder Altera irgendein White Paper(oder sonstiges >>> Schriftstück), aus dem hervorgeht das man Signale in eine FSM, die von >>> aussen kommen, einsynchronisieren sollte? >> >> Altera: >> https://www.altera.com/content/dam/altera-www/glob... >> >> Xilinx: unbekannt, allerdings gibt es auch kein WP von xilinx in dem >> steht das 1 AND 0 gleich 0 ist. Snychrones Design ist >> herstellerunabhängig. >> >> MfG, > > Super Gschicht :) Vielen herzlichen Dank, genau das was ich gesucht habe > :) > > Kennt ihr/du schon die meisten Whitepapers, oder wie findet man > sowas(wenn man jetzt z.B. den Begriff metastabilty nicht kennt, nicht > draufkommt?) Ne ich kenn die WP nicht mit nummer, kann mich aber immer an ein paar Stichworte erinnern was die Informationswiederbeschaffung deutlich vereinfacht. Hier hab ich google mit "synchronizing register within a synchronization chain" gefüttert, bei einem andern wichtigen tipp ich "Xilinx do not mix your drinks" - Wobei das Thema Einsynchronisieren so grundsätzlich ist das es sich in Lehrbüchern findet: google books suche mit "Einsynchronisieren FSM": https://www.google.de/search?q=Einsynchronisieren&ie=utf-8&oe=utf-8&gws_rd=cr&ei=JMVhVonADsGNPpuVr5gP#tbm=bks&q=Einsynchronisieren+FSM
-.-.- schrieb: > (also eine Quelle abseits deiner Website) Zitiere Peter Alfke. Den Link findest du auf meiner HP: "A spectre is haunting this newsgroup..." Dort wird auf die XAPP094 verwiesen. Vielleicht findest du noch mehr...
-.-.- schrieb: > OK, stellt sich aber noch die Frage ob es dafür irgendeine Quelle > gibt(die ich schon bräuchte, um davon zu zitieren^^ ;) (also eine Quelle > abseits deiner Website) Gerüchteweise soll es sogar Bücher geben, die sich mit dem Thema Einsynchronisieren (und Metastabilität) beschäftigen, recht ausführlich z.B. Pong P. Chu: "RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability", ISBN: 978-0-471-78639-9, Kapitel 16: "Clock and Synchronization" Gruß, Burkhard
Fpga K. schrieb: > Xilinx: unbekannt, allerdings gibt es auch kein WP von xilinx in dem > steht das 1 AND 0 gleich 0 ist. :-) > Snychrones Design ist herstellerunabhängig ... allerdings gibt es FPGAs, die etwas weniger metaempfindlich sind, weil sie eine schneller schaltende Technologie benutzen.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.