P-FET mit 5 Volt ansteuern

Rainer S. OP #4393557
Lesenswert?
• ▲
▼ 
Hallo Zusammen,

ich versuche seit einiger Zeit in LTspice die Ansteuerung eines P-FET‘s 
zu simulieren und komme nicht so recht weiter.
Es existieren etliche Schaltungen und ich habe gefühlt schon alle 
ausprobiert, aber immer dasselbe Problem.
Ich kann den FET nicht abschalten!
Anbei eine Schaltung mit dem Verlauf am GATE (Grün) und an der LAST 
(Blau).
Sieht vielleicht jemand auf Anhieb den Fehler?

Danke und Gruß
Rainer
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
FETBruzzler Gast #4393594
Lesenswert?
• ▲
▼ 
Rainer S. schrieb:
> ich versuche seit einiger Zeit in LTspice die Ansteuerung eines P-FET‘s
> zu simulieren

Nur mal so nebenbei: so ca 50V am Gate, das mag nicht jeder FET.
Hab mir deinen FET allerdings nicht genauer angeschaut ......

In der Simulation mag das ja noch funktionieren aber wenn du ihn
real betreibst gelten nochmal andere Gesetze ....
Antwort Zitieren Bearbeiten Löschen Beitrag melden
sgd Gast #4393600
Lesenswert?
• ▲
▼ 
Rainer S. schrieb:
> Habe nicht damit gerechnet, dass die Modelle in LTspice unterschiedlich
> orientiert aufgebaut sind.


Was meinst Du mit "unterschiedlich orientiert"?

Für mich ist das ein normales P-FET-Symbol.

@FETBruzzler:
Wohl eher -50V. Das Datenblatt sagt +-25V erlaubt. Muss man dann, wie Du 
drauf hingewiesen hast, noch begrenzen.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
ArnoR Gast #4393604
Lesenswert?
• ▲
▼ 
FETBruzzler schrieb:
> Nur mal so nebenbei: so ca 50V am Gate

Nur mal so nebenbei: es sind nur 15V.

Aber trotzdem ist die Schaltung und ihre Dimensionierung Mist.
R1 und R4 sind überflüssig. R6 dimensioniert man so, dass ein 
Emitterstrom von 10...20mA fließt, R6~300R. R3 dimensioniert man so, 
dass daran die gewünschte Gate-Spannung (~15V) abfällt, R3~1K.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Axel S. #4393647
Lesenswert?
• ▲
▼ 
Rainer S. schrieb:
> sgd schrieb:
>> Source und Drain vertauscht.

> Habe nicht damit gerechnet, dass die Modelle in LTspice unterschiedlich
> orientiert aufgebaut sind.

Keine Ahnung was du damit sagen willst. Welcher Anschluß am MOSFET was 
ist, erkennt man am Symbol und nicht an der Orientierung. Der Anschluß 
mit dem Pfeil ist Source, vollkommen egal ob der auf der Zeichnung nun 
oben oder unten, links oder rechts ist.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Rainer S. OP #4393701
Lesenswert?
• ▲
▼ 
FETBruzzler schrieb:
> Nur mal so nebenbei: so ca 50V am Gate, das mag nicht jeder FET.

Ist mir bewusst, habe nur etwas mit den Werten gespielt (vor 
Verzweiflung).

Axel S. schrieb:
> Keine Ahnung was du damit sagen willst. Welcher Anschluß am MOSFET was
> ist, erkennt man am Symbol und nicht an der Orientierung.

Hast natürlich Recht. Bin noch nicht vertraut mit Spice und hatte bis 
jetzt nur P-FET‘s mit der Anordnung:
G=links, S=oben und D=unten. Habe dummerweise nicht auf das Symbol 
geachtet.

Danke und Gruß
Rainer
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Axel S. #4393910
Lesenswert?
• ▲
▼ 
hinz schrieb:
> Axel S. schrieb:
>> Der Anschluß
>> mit dem Pfeil ist Source,
>
> Eigentlich ist die Konvention anders: Source ist gegenüber dem Gate zu
> zeichnen, direkt.

Ähhm, whut?

Meinst du den herausgeführen Anschluß des Gates (das Gate selber ist die 
vertikale Linie im MOSFET)? Dann ist mir diese Konvention unbekannt. Und 
sie ergibt IMHO auch wenig Sinn. Zumindest solange wie Source und Drain 
unterscheidbar gezeichnet sind. Selber zeichne ich den Gate-Anschluß am 
liebsten mittig ans Gate. Aber ok, als ich Schaltzeichen gelernt habe 
gab es statt DIN noch TGL-Normen ;)
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Jens G. #4394107
Lesenswert?
• ▲
▼ 
>sie ergibt IMHO auch wenig Sinn. Zumindest solange wie Source und Drain
>unterscheidbar gezeichnet sind. Selber zeichne ich den Gate-Anschluß am

Ja, und Drain und Source sind "eigentlich" gleich gezeichnet. Also 
eigentlich nicht unterscheidbar. Insofern ist die von hinz genannte 
Regel

>Eigentlich ist die Konvention anders: Source ist gegenüber dem Gate zu
>zeichnen, direkt.

sinnvoll, und so kenne ich es normalerweise auch.

Die Tatsache bei üblichen Mosfets, daß Source und Bulk miteinander 
verbunden sind, und Bulk den Pfeil hat, macht zwar den Soruceanschluß 
üblicherweise erkennbar, der Pfeil selbst ist aber eben nicht Source, 
sondern nur Bulk.
Daraus kann man nicht ableiten, da Source am Pfeil erkennbar wäre.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren