Frage zu Registeraufbau bei MSP430F2132 - Uart

Hallo,



In dem Datenblatt zum MSP430F2132 finde ich im Register IFG2 bei Bit 4 
und Bit 5 die Flags UTXIFG1 und URXIFG1

In der Headerdatei zu dem Prozessortyp wird mir folgendes gegeben:


#define IFG2_               (0x0003u)  /* Interrupt Flag 2 */
DEFC(   IFG2              , IFG2_)
#define UC0IFG              IFG2
#define UCA0RXIFG           (0x01)
#define UCA0TXIFG           (0x02)
#define UCB0RXIFG           (0x04)
#define UCB0TXIFG           (0x08)


Somit muss ich wohl erstmal die Transferleistung erbringen, das die 
Jungs von IAR von den Bezeichnungen UTXIFG1 und URXIFG1 warum auch immer 
Abstand genommen haben und stattdessen die obigen Bezeichnungen 
verwendet haben. Ich geh mal davon aus, dass dies einen tieferen Grund 
besitzt und nehme das erstmal so hin.


Mag mir aber nun vielleicht einer von euch übersetzen was diese Defines 
genau bewirken?
Die Positionen 4 und 5 möchte ich in dem Register ansprechen und mir ist 
noch nicht so ganz klar, wie der Compiler aus der Anweisung:

IFG2 |= UCA0TXIFG

auf genau die Bit-Position 0010.0000 kommt, denn genau dort müsste das 
Bit gesetzt sein, jedenfalls wenn der Hersteller des Headerdatei keinen 
Fehler gemacht hat, wovon ich wie gesagt erstmal ausgehen möchte.


Danke!