Hallo, ich hab schon ein bischen rumgesucht aber bei 5GS/s scheint Ende Gelände zu sein... Ein altes Dokument von Fujitsu (http://www.fujitsu.com/uk/Images/c49.pdf) beschreibt einen 56GS/s Chip, aber den scheints nicht (mehr?) wirklich zu geben. Das die Dinger teuer sind, dessen bin ich mir bewusst, aber dass es gar nix gibt verwundert mich dann doch. Wie werden denn die 100GHz Oszis gebaut? Sind das alles Eigenentwicklungen? Oder werden da mehrere "langsame" ADC kaskadiert angetriggert? Fragen über Fragen? Viele Grüße, Nanosekündchen
Die ganz Schnellen, wie der 56 GSample ist ein Sampling ADC, dh der macht nur ein Sample pro Trigger. Dh der braucht einen so schnellen Sample-und-Hold, und einen praezisen delay. Als Sampler kann eine schnelle Diode, die per Kurzpuls Laser getriggert wird dienen. Denn der Sample Puls muss ja auch in der Pikosekunden Region lang sein. Die Verzoegerung des Pulses gegen einen Trigger kann ein solcher Laser auch grad machen, indem man die Reparate etwas zur Trigger Rate versetzt, das gibt dann den Stroboeffekt Bis vielleicht 16GSample wird proprietaer aufgebaut, als strategisches Teil in einem Produkt. Bis vielleicht 4 GSample ist als chip erhaeltlich. Zu Kaskaden, resp parallel arbeitenden mit individueller Verzoegerung gibt es Papers bezueglich den Fehlern die man sich da holt.
:
Bearbeitet durch User
Hallo Oder ;-) wie befürchtet ist das nicht wirklich trivial! Pikosekundenlaser wäre vorhanden ;-) 4-5GS/s dürften reichen DA gibt es eine kleine, hochpreisige Auswahl an 8-12bit ADCs Die Verarbeitung und Übertragung wird dann auch spannend!
Ein weiteres Problem ist das Wegspeichern der Ergebnisse. Ein schneller Wandler wie der AD9625 mit 2GSample bringt diese Daten an einem serialisierten Parallelen Interface. Was macht man damit ? Ein FPGA, mit genuegender Anzahl 3.2GBit SERDES Kanaelen kann das. Ins FPGA rein. Da muss man dann hinreichend schnelles RAM anschliesen. Obwohl die Analogbandbreite bit 3.2GHz geht, verarbeitet man damit nur Signale bis 300MHz. Die digitalen Filter dazu sind auch schon eingebaut.
Interessant, die machen 4 kaskadierte auf einem Chip: http://www.e2v.com/products/semiconductors/adc/ev10aq190a/
Wie macht man das dann bei den WLAN Frequenzen 2,4Ghz bzw. 5 Ghz? Gibt es da auch Meßequipment?
Pete K. schrieb: > Wie macht man das dann bei den WLAN Frequenzen 2,4Ghz bzw. 5 Ghz? > Gibt es da auch Meßequipment? Vorher mit Lokaloszillator runtermischen. Am HF-Teil ist man ja nicht interessiert, nur am aufmodulierten Signal. 100Ghz Oszis: Das ist ja ne Angabe über die maximale Bandbreite. Extrem viel sagt das ja nicht aus. Theoretisch reicht da ein Delta Sigma ADC der mit den erwähnten 240GS/s arbeitet. Also mit 240Ghz getaktet ist. Der liefert dann pro Takt nur 1 bit, nicht 8 oder so. Bei einem so schnellen Signal kann man ja mehrfach bei jeder Triggerung abtasten und das dann jedesmal auf einen Mittelwertfilter aufsummieren. Da merkt der Benutzer bei den kurzen Triggerabständen ja nix von. Dass die wirklich bei jedem Abstastvorgang ihre volle Auflösung haben bezweifle ich extrem stark. Wie will man bitte bei 240GS/s jedesmal ne Sample&Hold Schaltung versorgen, das fließt ja richtig Strom durch. In nem AVR sind imho 32pF, das wären bei 240GS/s und 5V fast 40mA. So ne Verstärkerstufe muss man erstmal bauen.
Ein so schneller ADC wäre illegal: http://www.eevblog.com/forum/chat/stuff-you-are-not-allowed-to-own/
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.