Hallo Alle, wie ist es möglich den XADC im VHDL Code zu berücksichtigen? Ich möchte einen analogen Eingangswert konvertieren. Auf dem FPGA sind 4 Pins für den analogen Eingang reserviert. Was ist, wenn ich mehrere Eingänge habe? Wie kann ich diese multiplexen? Und kann der XADC auch mit negativen Spannungswerten arbeiten oder arbeitet er mit dem Betrag der Differenz der Spannungen? Auf den Datenblättern steht nichts dazu. Vielen Dank, LG
Gast
#4497814
Mueid S. schrieb: > Hallo Alle, > > wie ist es möglich den XADC im VHDL Code zu berücksichtigen? -Instanziierung der xadc-componente -Integration in ein µB-System mit IP-Designer -XADC wizard > Ich möchte > einen analogen Eingangswert konvertieren. Auf dem FPGA sind 4 Pins für > den analogen Eingang reserviert. Was ist, wenn ich mehrere Eingänge > habe? Wie kann ich diese multiplexen? Und kann der XADC auch mit > negativen Spannungswerten arbeiten oder arbeitet er mit dem Betrag der > Differenz der Spannungen? Auf den Datenblättern steht nichts dazu. Dann sinds die falschen Datenblätter die du liest. http://www.xilinx.com/products/intellectual-property/xadc-wizard.html http://www.xilinx.com/support/documentation/ip_documentation/xadc_wiz/v3_2/pg091-xadc-wiz.pdf http://www.xilinx.com/support/documentation/user_guides/ug480_7Series_XADC.pdf
Prozessor ist nicht nötig, kannst auch den DRP per Sequenzer durch schalten dann kommen die Ergebnisse hinten raus. Steht im User Guide wie das geht.