Regelungs eines Step-Up-Wandlers

Ich habe mich, um das Prinzip der "Peak Current Mode Regelung" etwas 
besser zu verstehen, einen Boost mit Regelschleife modeliert und mich an 
an die klassische Arbeit "TOPICS IN MULTIPLE-LOOP REGULATORS AND 
CURRENT- MODE PROGRAMMING / Middlebrook" gehalten (ist ja ein 70-Jahr 
Thema). Dabei habe ich ehrlich gesagt schon ziemlich viel Zeit 
hineininvestiert, ohne wirklich weiterzukommen.

Mein Problem:

Beim Simulieren der offenen Regelschleife stelle ich fest, dass man die 
kritische Verstärkung des Fehlerverstärkers (links im Bild) nicht 
beliebig groß machen kann, da sonst keine Phasenreserve vorhanden ist 
und das System schwingt. Somit muss ich den P-Anteil des Reglers 
unterhalb von etwa 1000 halten (40° Phasenreserve - siehe Bode)

Das Störverhalten (Änderung der Eingangsspannung um 1V) führt dabei zu 
einem stabilen Regelvorgang (siehe Zeitverlauf), wobei die 
Ausgangsspannung sich aber um 27mV (!) erhöht. Das sind 31dB 
Unterdrückung, bezogen auf die Störgrößenänderung von 1V (2.7%).

Bei weiterer Erhöhung erhalte ich eine Schwingung (ist auch klar).

Im Voltage Mode (hier nicht gezeigt) kann ich die Störgrößenänderung 
sinnvoll überhaupt nur mit einem Lead Kompensator (Hochpass am Ausgang) 
auf 10% halten. Da geht also noch viel weniger als im Current-Mode. Mir 
ist bekannt, dass man bei Voltage Mode Controllern die Kompensation 
braucht, avber wieso ist die erreichbare Störunterdrückung so derart 
niedrig (natürlich kann ich theoretisch einen I-Anteil im Regler 
dazuzgeben, bei praktischen Schaltungen macht man das ja aber auch 
nicht...)

Habe ich richtig verstanden, dass man durch CMC letztlich die nutzbare 
Bandbreite erhöht? Das Führungsverhalten des Spulenstroms ist in meiner 
Simulation jedenfalls sehr schnell, trotzdem verbleiben immer diese 31dB 
Störunterdrückung.

Jetzt frage ich mich, wie das integrierte ICs machen. Gibt es da etwas, 
was ich übersehen habe? Die erreichbare Genauigkeit ist ja da viel viel 
größer - vor allem bei Voltage Mode Controllern...