Hallo, Kann mir einer erklären, was die Bezeichnungen "512 x 8BiT" und "4k x 8Bit" bezogen auf ROM-Bausteine bedeutet? Links zum Thema wären auch ok. Vielen Dank!
Na genau das: 512 x 8 Bit sind also 512 Byte Speichergröße (da 8bit = 1Byte) entsprechend 4k x 8 Bit sind also 4k Byte Speichergröße (da 8bit = 1Byte).
Michael_SS schrieb: > 512 x 8 Bit sind also 512 Byte Speichergröße (da 8bit = 1Byte) > entsprechend > 4k x 8 Bit sind also 4k Byte Speichergröße (da 8bit = 1Byte). Das ist nicht der Punkt. Die Angabe gilt nicht nur der Speichergröße, sondern vor allem der physischen Organisation. Die Angabe ist Anzahl Worte x Wortbreite Die Anzahl der Worte ist idR eine Zweierpotenz und direkt verknüpft mit der Anzahl der Adreß-Anschlüsse: N Adreßbits geben 2^N Worte. Die Wort- breite bezeichnet die Anzahl der herausgeführten Datenanschlüsse. Das sind heutzutage meist 8 oder 16 Bit. Früher waren aber auch Wortbreiten von 4 oder 1 Bit gebräuchlich.
Michael_SS schrieb: > Na genau das: > > 512 x 8 Bit sind also 512 Byte Speichergröße (da 8bit = 1Byte) > entsprechend > 4k x 8 Bit sind also 4k Byte Speichergröße (da 8bit = 1Byte). Öhhh, sind dass nicht 512bit mit 8bit Breite. Also 64k Byte? Und 4096bit mit 8bit Breite, also 512k Byte?
debug schrieb: > Michael_SS schrieb: >> Na genau das: >> >> 512 x 8 Bit sind also 512 Byte Speichergröße (da 8bit = 1Byte) >> entsprechend >> 4k x 8 Bit sind also 4k Byte Speichergröße (da 8bit = 1Byte). > > Öhhh, sind dass nicht 512bit mit 8bit Breite. Also 64k Byte? Und 4096bit > mit 8bit Breite, also 512k Byte? nein, 512 * 8bit sind 512*8bit oder 512*1Byte = 512Byte
debug schrieb: > Öhhh, sind dass nicht 512bit mit 8bit Breite. Also 64k Byte? Und 4096bit > mit 8bit Breite, also 512k Byte? Nein.
Axel S. schrieb: > Die Wortbreite bezeichnet die Anzahl der herausgeführten Datenanschlüsse. Jein. Das mag für die meisten Speicherbausteine mit paraller Schnittstelle zutreffen. Bei seriell angebundenen Bausteinen (SPI, I2C) muss man sehr deutlich zwischen der externen Breite (meist 1, 2 oder 4 Bit) und der internen Organisation unterscheiden. > Das sind heutzutage meist 8 oder 16 Bit. Früher waren aber auch > Wortbreiten von 4 oder 1 Bit gebräuchlich. Und zudem gibt es auch noch Bausteine mit zusätzlichen Paritätsbits, d.h. z.B. in 9 Bit Breite.
:
Bearbeitet durch User
Andreas S. schrieb: > Und zudem gibt es auch noch Bausteine mit zusätzlichen Paritätsbits, > d.h. z.B. in 9 Bit Breite. Das hat i.d.R. aber für die Speicherkapazität keine Bedeutung, weil das zusätzliche Bit redundante Information enthält und dann zur Fehlererkennung genutzt wird.
Andreas S. schrieb: > Axel S. schrieb: >> Die Wortbreite bezeichnet die Anzahl der herausgeführten Datenanschlüsse. > > Jein. Das mag für die meisten Speicherbausteine mit paraller > Schnittstelle zutreffen. Bei seriell angebundenen Bausteinen (SPI, I2C) > muss man sehr deutlich zwischen der externen Breite (meist 1, 2 oder 4 > Bit) und der internen Organisation unterscheiden. Wieviele ROMs (ohne EEP- Vorsilbe) mit I2C oder SPI Schnittstelle hast du schon gesehen? Eben. Aber ja, ich bezog mich offensichtlich auf IC mit parallelem Anschluß. Seriell angebunden ist die interne Organisation auch eher unwichtig. Da kommt es dann nur darauf an, was das Protokoll macht. >> Das sind heutzutage meist 8 oder 16 Bit. Früher waren aber auch >> Wortbreiten von 4 oder 1 Bit gebräuchlich. > > Und zudem gibt es auch noch Bausteine mit zusätzlichen Paritätsbits, > d.h. z.B. in 9 Bit Breite. Parity im IC? Habe ich noch nie gesehen. Auf Speichermodulen sicher. Da gab es dann auch gleich einen Grund zu sehen, warum es überhaupt noch RAM mit x1 Organisation gibt - damit man zu 8 regulären Datenbits ein neuntes Paritätsbit dazubauen kann.
Axel S. schrieb: > Früher waren aber auch Wortbreiten > von 4 oder 1 Bit gebräuchlich. Und auch 5 Bit. RO-3-2513
Andreas S. schrieb: > Und zudem gibt es auch noch Bausteine mit zusätzlichen Paritätsbits, > d.h. z.B. in 9 Bit Breite. ROM mit Parity habe ich noch nie gesehen. Hast du mal ein Beispiel?
Wolfgang schrieb: > Das hat i.d.R. aber für die Speicherkapazität keine Bedeutung, weil das > zusätzliche Bit redundante Information enthält und dann zur > Fehlererkennung genutzt wird. Das hat eine gewaltige Bedeutung für die Speicherkapazität, da dieses Bit nicht durch den Speicherbaustein berechnet, sondern dort separat abgelegt wird. Sonst könnte man keine gespeicherten Bitfehler erkennen, sondern nur solch auf der Datenschnittstelle. Außer zur Speicherung der Parität kann man das 9. Bit auch für andere Zwecke verwenden, z.B. für Statusinformationen. Nein jedes System mit Speicher ist zwingend auf einen Mikroprozessor mit einer Datenwortbreite von 2^n Bit zugeschnitten.
Axel S. schrieb: > Wieviele ROMs (ohne EEP- Vorsilbe) mit I2C oder SPI Schnittstelle hast > du schon gesehen? Eben. Sagen wir es allgemeiner: ROMs mit seriellem Interface. Aus der Anfrage des TE kann man aber auch nicht genau entnehmen, ob es nur um reine Masken-ROMs oder den Oberbegriff aller ROMs geht. Ich würde übrigens das Masken-ROM Intel 4001 auch zu dieser Kategorie zählen, da es keine externen Adressleitungen hat und die 8 Bit-Datenworte in Nibbles zu vier Bit herausgetaktet werden. > Aber ja, ich bezog mich offensichtlich auf IC mit parallelem Anschluß. > Seriell angebunden ist die interne Organisation auch eher unwichtig. Da > kommt es dann nur darauf an, was das Protokoll macht. Jein. Die interne Organisation ist schon wichtig, wenn es um das Löschen und Beschreiben von Speicherblöcken geht. Bei den normalen I2C-EEPROMs 24xx wird byteweise gelöscht und überschrieben. Man kann dort also beispielweise nicht nur 7 oder 9 Bit löschen. > Parity im IC? Habe ich noch nie gesehen. Oh, dann sind Dir die Unmengen schneller SRAMs sicherlich entgangen, die es heutzutage noch als Dual-Ported-RAMs und FIFOs gibt: Normales SRAM: Oki MSC2301, MSC2304 DPRAM: IDT 7014-7019, 70121, 70125 http://www.idt.com/products/memory-logic/multi-port-memory FIFOs: 74xx7030 74xx293 CY7C42120 Oder auch DRAM in 18 Bit: Nintendo RSRAM18-NUS-B Und FIFO: 74xx263 Ich muss durchaus einräumen, dass ROMs in 9/18 Bit nicht sonderlich(*) verbreitet waren/sind. Masken-ROMs für japanische Zeichensätze in Nadeldruckern waren zwar z.B. in n*18*16 organisiert, d.h. jedes Zeichen wurde durch einen Datenblock aus 18*16 Bit dargestellt, aber extern waren es dann doch nur 16 Bit Wortbreite und nicht 18 Bit. Beispiel: Oki MSM28101. > Auf Speichermodulen sicher. > Da gab es dann auch gleich einen Grund zu sehen, warum es überhaupt noch > RAM mit x1 Organisation gibt - damit man zu 8 regulären Datenbits ein > neuntes Paritätsbit dazubauen kann. Früher waren DRAMs mit 1 Bit Daten"wort"breite durchaus der Standard, z.B. 4116, 4164, 41256. Der Nachteil bestand darin, dass man für ein schnödes Datenbit Unmengen an Adressbits verdrahten musste. Ich war damals(tm) begeistert, als dann die 4-Bit-Bausteine wie z.B. 4416 aufkamen. Allerdings waren diese kaum einzeln erhältlich. :-( zu (*): ähem, eher gar nicht...
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.