Gast
#4588931
Hallo, ich arbeite mich derzeit in VHDL und Xilinx' Virtex7-Serie ein und hätte da eine Frage: Bei den Language-Templates habe ich eine Kategorie "Clock-Buffers" gefunden. Ich habe auch folgenden Thread gelesen: Beitrag "Verständnisfrage zu Clk Buffern & Clk Netzen im FPGA" Aber ich verstehe leider trotzdem nicht, wann genau ich jetzt einen global clock buffer, HROW clock buffer, I/O clock buffer, multi-Region clock buffer oder einen regional clock buffer wirklich brauche. Wenn ich also eine Entity habe, die den Clock auf mehrere Components verteilen soll, ab wann kann ich denn davon ausgehen, dass der Fanout zu hoch wird? Bzw. was ist, wenn ich z.B. die OSerDes eines Pins benutzen möchte? In dem obigen Thread steht, dass man dann stärker auf die Nutzung von Clock Buffern achten müsste. Viele Grüße