Forum: FPGA, VHDL & Co. Xilinx Spartan 3 - Grundbeschaltung


von Jörg Rockstroh (Gast)


Lesenswert?

Hallo,

ich will (muss) eine Schaltung entwerfen, bei der man für einen Spartan
3 (XC3S400) die Programmierung wahlweise über den Parallelport vom PC
mit iMPACT oder Standalone von einem seriellen EEPROM aus machen kann.
Da ich bisher nur mit Eval-Boards gearbeitet habe und die
Beschreibungen in den Xilinx-Datenblättern irgendwie erst bei der
Beschaltung mehrerer FPGAs auf einmal anfangen, bin ich einigermaßen
ratlos. Wer weiß da bescheid? Ich bin dankbar für alles, Links,
Hinweise auf Datenblätter, komplette Schaltpläne, usw. ;-)

Gruß,
Jörg

von Mockup (Gast)


Lesenswert?

reicht es nicht einen dieser flashspeicher von xilinx zu nehmen.
die programmieren den fpga beim start allein.
selber können diese speicher über jtag programmiert werden.
wäre glaube ich die einfachste lösung.
hier n link
http://www.xilinx.com/products/silicon_solutions/proms/pfp/
mfg

von Jörn (Gast)


Lesenswert?

Vom Xilinx Starter Kit (S3) kannst du von der Xilinx Homepage die
Schaltpläne runterladen. Auf dem Baord ist ein Flashspeicher und ein
JTAG Verbinder drauf.

Gruß Jörn

von Jörg Rockstroh (Gast)


Lesenswert?

@Mockup: Es geht nicht um die einfachste Lösung, sondern um die
"Features", die der Chef haben will. ;-)

@Jörn: Danke, das bringt mich schonmal weiter.

von MockUp (Gast)


Lesenswert?

hi ich hab das board.
http://www.fpga-dev.de/beschreibung_xc2vx.htm
schaltpläne sind da verfügbar.
der fpga wir von einem flash über eine xc9572 konfiguriert.
dabei kann man bis zu 16 programme speichern.
programmieren geht über impact oder per usb.
fals du den quelcode von den cpld der den flash ansteuert haben willst
sag bescheid.
mfg
mockup

von Gernod Heilmann (Gast)


Lesenswert?

Hallo zusammen,

beim Spartan 3 erfolgt die Einstellung des Programmiermodes über
die Pins M0,M1,M2. Damit legt man fest ob das Device als Master
oder Slave arbeitet und ob der Bitstream seriell oder parallel ins
FPGA kommt (oder über JTAG). Zusätzlich muss bei der Synthetisierung in
der Entwicklungsumgebung die richtige StartUp Clock eingestellt werden
(JTAG oder CCLK). Bei unserem Projekt verwenden wir den Slave Serial
Mode des Spartan 3. Der FPGA wird dabei vom einem Controller
programmiert, der verschiedene Bitstreams im Flash hält. So kann man
den FPGA auch während der Laufzeit umprogrammieren, wenn man genug
Platz hat, um verschiedene Bitstreams speichern zu können (beim XC3S200
immerhin 128K pro Bitstream).

MfG
Gernod

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.