Sequentielle Anweisung: Takt wird nicht richtig verarbeitet

[e1128631 (Gast)]

Hallo,

ich habe gerade versucht eine meiner ersten Schaltungen in einen FPGA 
(Altera Cyclone IV EP4CE6E22C8N) zu programmieren. Ich wollte zum Testen 
einfach die Taster des Entwicklungsboards mit den LEDs verbinden. Die 
ersten beiden Taster/LEDs sind direkt verbunden. Der dritte Taster wird 
in einem Prozess mit der dritten LED verbunden. Dieser Funktioniert aber 
nicht so wie ich mir das vorgestellt habe. Ich versuche schon lange den 
Fehler zu finden. Es sieht nach ein Problem mit dem Takt aus. Muss ich 
diesen bei der Pin-Zuweisung irgendwie anders als die normalen Pins 
behandeln damit er korrekt funktionert? Ich komme nicht mehr weiter.

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_1164.all;

entity display is
  port(
    CLK    : in  std_logic;
    RESET  : in  std_logic;
    INPUT  : in  std_logic_vector (2 downto 0);
    OUTPUT : out std_logic_vector (2 downto 0)
  );
end display;

architecture bhv of display is
begin
  process (CLK, RESET)
  begin
    if (RESET = '1') then
      -- reset
    elsif (rising_edge(CLK)) then
      OUTPUT(2) <= INPUT(2);
    end if;
  end process;
  OUTPUT(1 downto 0) <= INPUT(1 downto 0);
end bhv;

[Klakx (Gast)]

Setz mal einfach statt input ein 0 und im Reset alles auf eins. 
Vielleicht siehst du ob der im Reset hängt oder kein Takt anliegt.

[Klakx (Gast)]

Bzw wie ist Reset definiert als Pin :)?

[e1128631 (Gast)]

Klakx schrieb:
> Setz mal einfach statt input ein 0 und im Reset alles auf eins.
> Vielleicht siehst du ob der im Reset hängt oder kein Takt anliegt.

Ich habe das Design jetzt dank deiner Hinweise zum Laufen gebracht. Ich 
habe tatsächlich die ganze Zeit an der falschen Stelle gesucht. Es lag 
wie von dir vermutet am Reset.

vielen Dank für die Hilfe!