Die Timer auf 8-Bit AVR-µC können den Modus "Phase Correct PWM", bei dem der Zähler zuerst hochgezählt wird bis zum TOP-Wert und dann wieder herunter bis BOTTOM. Das Ergebnis ist eine halbierte PWM-Frequenz - so weit so gut, aber warum heißt das dann "Phase Correct PWM"?
ich nehme an das in der durch dieses verfahren eine symmetrische Phasenlage (ohne Phasenverschiebung bezogen auf die steigende oder fallende flanke des Taktes) gewährleistet ist? Namaste
Bei 'normalem' PWM ist die steigende Flanke bei allen Ausgängen gleich, und die fallende verschieden (oder umgekehrt). Mit dieser Einstellung kann man die Pulse in der Tat symmetrisch machen. Hier ist, was z.B. TI dazu sagt.
Angehängte Dateien:
-
updown.png
(35 KB)
Verstehe ich das recht, dass sich die Symmetrie auf die beiden Modi "toggle/set" und "toggle/reset" bezieht? Dann wäre das nur dann von Interesse, wenn beide Modi gleichzeitig auf demselben Timer laufen?
Uhu U. schrieb: > Dann wäre das nur dann von Interesse, wenn beide Modi gleichzeitig auf > demselben Timer laufen? Das geht wohl beim 8-Bit-Timer des AVRs nicht. Der kann nicht gleichzeitig im Kreis hochzählen und zwischen 2 Punkten hoch und runter zählen. MfG
@Uhu Uhuhu (uhu) >Verstehe ich das recht, dass sich die Symmetrie auf die beiden Modi >"toggle/set" und "toggle/reset" bezieht? Ja. Und auf die Möglichkeit, immer in der Mitte der Pulse einen Interrupt auszulösen und daraufhin synchrone Aktionen auzuführen, z.B. eine ADC-Messung. >Dann wäre das nur dann von Interesse, wenn beide Modi gleichzeitig auf >demselben Timer laufen? Ja. Damit kann man z.B. eine Halbbrücke ansteuern und die Totzeit per Software einstellen. Oder einen zweiphasigen Schaltregler, bei dem die beiden Phasen exakt 180 Grad verschoben sind. Das sind heute Standardsachen beim Thema Motorsteuerung und Umrichter.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.