SPI und der A/D Wandler AD7124-4

[Jan H. (janiiix3)]

Hallo,

ich bekomme leider keine Antwort (DOUT) vom oben genannten Chip.
MOSI, SCK, CS passen soweit (mit dem Oszi gemessen).
Habe das EVAL Board von AD (sollte also an der HW wohl nicht liegen).

Hier mal meine Config.:

    /* set MOSI and SCK output, all others input */
    MOSI_DDR  |=  (1<<MOSI_BIT);
    MISO_DDR  &= ~(1<<MISO_BIT); 
    SCK_DDR    |=  (1<<SCK_BIT);
    SS_DDR    |=  (1<<SS_BIT);   // software slave select signal
    SS_HA_DDR  |=  (1<<SS_HA_BIT);  // hardware slave select signal
    
    SS_HA_PORT  |=  (1<<SS_HA_BIT);
    
    /* enable SPI, Master */
    SPCR |= ((1<<SPE) | (1<<MSTR));
    
    /* clear the bit´s (for multi init) */
    SPCR &= ~((1<<SPR0) | (1<<SPR1)); // fclk/4
    SPSR &= ~(1<<SPI2X);
    
    /* clear the bit´s (for multi init) */
    SPCR &= ~((1<<CPOL) | (1<<CPHA));
    
    /* config "Clock Polarity and "Clock Phase" */
    switch(clock_option)
    {
      case 0 : {SPCR &= ~((1<<CPOL) | (1<<CPHA)); }break; // mode 1
      case 1 : {SPCR |=  (1<<CPHA);        }break; // mode 2
      case 2 : {SPCR |=  (1<<CPOL);        }break; // mode 3
      case 3 : {SPCR |=  ((1<<CPOL) | (1<<CPHA));  }break; // mode 4
      default: {return 0;              }; // error
    }
    
    /* config SPI Bus Speed fclk/prescaler */
    switch (prescaler)
    {
      case 0:    {SPSR |=  (1<<SPI2X);              }break; // 2
      case 1:    {SPCR |=  (1<<SPR0); SPSR |=  (1<<SPI2X);    }break; // 8
      case 2:    {SPCR |=  (1<<SPR1); SPSR |=  (1<<SPI2X);    }break; // 32
      case 3:    {SPCR |=  (1<<SPR0); SPSR |=  (1<<SPI2X);    }break; // 64
      case 4:    {SPCR |=  ((1<<SPR1) | (1<<SPR0));      }break; // 128
      default:  {return 0;                    }; // error
    }
    return 1;

void spi_master_transmit(uint8_t cData)
{
  /* start transmission */
  SPDR = cData;
  
  /* wait for transmission complete */
  while(!(SPSR & (1<<SPIF)));  
}

uint8_t spi_receive(void)
{  
  /* Wait for reception complete */
  while(!(SPSR & (1<<SPIF)));

  /* return data register */
  return SPDR;  
}

uint8_t AD7124_read_uint8(uint8_t reg)
{
  uint8_t temp = 0;
  unsigned char buffer[1] = {0};
  
  buffer[0] = AD7124_COMM_REG_WEN | AD7124_COMM_REG_RD | AD7124_COMM_REG_RA(reg);
  spi_enable_chip();
  spi_disable_chip(); // start transmission condition
  
  spi_master_transmit(buffer[0]); // register address
  spi_master_transmit(0x00); // dummy byte

  itoa(buffer[0],Buffer,10);
  send_str_uart("\r\n");
  send_str_uart("Addr.: ");
  send_str_uart(Buffer);
  send_str_uart("\r\n");
  send_str_uart("Rec.: ");
  
  temp = (uint8_t)spi_receive(); // first byte
  
  spi_enable_chip(); // stop transmission condition
  
  return (uint8_t)temp;
}

/* Communication Register bits */
#define AD7124_COMM_REG_WEN    (0 << 7)
#define AD7124_COMM_REG_WR     (0 << 6)
#define AD7124_COMM_REG_RD     (1 << 6)
#define AD7124_COMM_REG_RA(x)  ((x) & 0x3F)

hat jemand eine Idee???

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Jan H. schrieb:
> MOSI, SCK, CS passen soweit (mit dem Oszi gemessen).
Hast du das gegen das Timing im Datenblatt kontrolliert?
Die Namen sind doch sehr gewöhnungsbedürftig:
spi_enable_chip();
spi_disable_chip(); // start transmission condition
Wenn was disbled ist, dann ist es inaktiv.
Oder andersrum: der Slave ist aktiv, wenn sein low aktiver SS# Eingang 
low ist...

> MOSI, SCK, CS passen soweit (mit dem Oszi gemessen).
Zeig doch mal...

> ich bekomme leider keine Antwort (DOUT) vom oben genannten Chip.
Die MISO Leitung ist also komplett ruhig?

BTW: welches Register willst du denn da auslesen? Ich würde mit dem 
Versionsregister anfangen...

[Jan H. (janiiix3)]

Ich kann aktuell leider kein Foto machen.

Ja, ist vielleicht wirklich ein bisschen Irreführend. Passt aber. Er 
wechselst von High --> Low und zum Schluss wieder auf High.

Das Timing, habe ich noch nicht in Betracht gezogen, dass sollte doch 
wohl für das auslesen des ID Register okay sein.

Übrigens versuche ich das ID Register zu lesen (0x05) und die 
Entsprechenden Bits werden dafür auch gesetzt (hoffe ich doch mal das 
dass so richtig ist laut Datenblatt)

Sch*** KommunikationsRegister...

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Jan H. schrieb:
> Das Timing, habe ich noch nicht in Betracht gezogen
Aber auf Bitebene (Position Pegelwechsel von MOSI und SCLK) schon, oder?

[Jan H. (janiiix3)]

Lothar M. schrieb:
> Jan H. schrieb:
>> Das Timing, habe ich noch nicht in Betracht gezogen
> Aber auf Bitebene (Position Pegelwechsel von MOSI und SCLK) schon, oder?

Wie genau meinst du das jetzt???
Also die Pegel sind vorhanden MOSI, SCLK, CS
Habe auch zwischen CS mal ein delay gepackt, verschiedene SPI Modes 
getestet. Vom Chip keine Reaktion auf MISO...

[Jan H. (janiiix3)]

Achja,

Wenn ich die Leitungen "MOSI - MISO" Verbinde, bekomme ich auch die 
Daten die ich sende.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Jan H. schrieb:
> Wenn ich die Leitungen "MOSI - MISO" Verbinde, bekomme ich auch die
> Daten die ich sende.
Das ist klar, da hat der Empfänger den gleichen SPI Mode wie der 
Sender...

>> Aber auf Bitebene (Position Pegelwechsel von MOSI und SCLK) schon, oder?
> Wie genau meinst du das jetzt???
> Also die Pegel sind vorhanden MOSI, SCLK, CS
Mir geht es nicht um die Pegel sondern darum, wann die Pegel wechseln. 
Oder mit anderen Worten: den SPI Mode.  Hast du den ausgewählt, der zum 
Timing m Datenblatt passt?

[Arc N. (arc)]

Jan H. schrieb:
> hat jemand eine Idee???

Zwei Sachen: Zum einen benötigt das Teil ein "Delay between consecutive 
read/write operations" in Abhängigkeit des Power Modes zw. 3/MCLK ns bis 
12/MCLK ns. Dazu nach dem Aufwachen aus dem Standby 130 MCLK-Zyklen.
Zum anderen, siehe Abschnitt Digital Communication, ist der Ablauf dort 
etwas anders als im Programm:

Ist:
    /CS = Low;
    SPDR = registerAddr; WaitForSPI();
    SPDR = dummyValue; WaitForSPI();
    WaitForSPIF(); result = SPDR;
    /CS = High;
Soll:
    /CS = Low
    SPDR = registerAddr; WaitForSPI(); dummyResult = SPDR;
    SPDR = dummyValue; WaitForSPI(); result = SPDR;
    /CS = High;

Vollständiger:
https://github.com/analogdevicesinc/no-OS/tree/master/drivers/ad7124

[Jan H. (janiiix3)]

Wo genau ist in meinem Programm waitforSPI(); ?
Meinst du damit das Empfangen?

[Jan H. (janiiix3)]

Hier mal mein aktueller Stand.
Ich habe auch schon den Prescaler sehr weit runter gesetzt, aktuell bin 
ich bei 16MHZ / 128...

uint8_t AD7124_read_uint8(uint8_t reg)
{
  uint8_t temp = 0;
  
  /* build command */
  unsigned char buffer[1] = {0};
  buffer[0] = AD7124_COMM_REG_WEN | AD7124_COMM_REG_RD | AD7124_COMM_REG_RA(reg);
  
  spi_enable_chip();  // \CS High
  spi_disable_chip(); // \CS Low  -> start transmission condition
  
  spi_master_transmit(buffer[0]);      // register address
  temp = (uint8_t)spi_receive(); // dummy result
  
  _delay_ms(10);  
  
  spi_master_transmit(0x00); // dummy byte
  temp = (uint8_t)spi_receive(); // dummy result

  
  spi_enable_chip(); // stop transmission condition
  
  return (uint8_t)temp;
}

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Jan H. schrieb:
> Hier mal mein aktueller Stand.
Liest du auch die Fragen? Und suchst Antworten darauf?
Hast du schon mal das Timing deines SPI-Interfaces gegen das Datenblatt 
kontrolliert? Und zwar Bit für Bit? Klar is das Arbeit, aber dieses 
blinde Herumgestochere hier bringt dich auch nicht weiter...

Jan H. schrieb:
> Wo genau ist in meinem Programm waitforSPI(); ?
Das da ist es:   while(!(SPSR & (1<<SPIF)));

> Meinst du damit das Empfangen?
SPI sendet und empfängt gleichzeitig. Um etwas zu empfangen muss etwas 
gesendet werden. Nach dem Senden ist auch der Empfang fertig...
Insofern könnte man diese Routine universeller machen:

uint8_t  spi_master_transmit_and_receive(uint8_t cData)
{
  /* start transmission */
  SPDR = cData;
  
  /* wait for transmission complete */
  while(!(SPSR & (1<<SPIF)));  

  /* return data register */
  return SPDR;  
}

[Jan H. (janiiix3)]

Morgen,

nein das habe ich leider noch nicht gemacht. Werde ich gleich mal 
messen.
Du meinst sicherlich vom ersten Pegelwechsel zum nächsten (erste 
steigende Flanke bis zur nächsten steigenden Flanke).


\CS   -> Pulsdauer = 2,2µS (454KhZ), Bis nächste Flanke = 134µS 
(7,440KHz)
\SCLK -> Pulsdauer = 4,0µS (250KhZ), Bis nächste Flanke = 8µS   (125KHZ)

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Jan H. schrieb:
> Du meinst sicherlich vom ersten Pegelwechsel zum nächsten (erste
> steigende Flanke bis zur nächsten steigenden Flanke).
Ich meine, dass du das Timingdiagramm im Datenblatt mit allen seinen 
Zeiten und Bezügen kontrollieren und einhalten musst. Denn im Datenblatt 
steht, wie man diesen Chip ansteuert. Und DU musst sicherstellen, dass 
du diese Parameter einhältst.
Dort auf den Seiten 11 und 12 findet sich das Timing auf Hardware- und 
Bitebene:
http://www.analog.com/media/en/technical-documentation/data-sheets/AD7124-4.pdf
Und auf den Seiten 38 und 50 findet sich die Kommunikation auf der 
Protokollebene...

[Jan H. (janiiix3)]

Hallo,

kann es sein, dass ich einen großen Fehler gemacht habe und den Chip 
(was das Digitalteil angeht) mit 5V Pegeln bedient habe? Kann ich 
dadurch das Digitalteil toasten?
Der Chip arbeitet mit 3,3V...?!

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Jan H. schrieb:
> Kann ich dadurch das Digitalteil toasten?
Kann sein, ist aber tendenziell eher unwahrscheinlich...

[Jan H. (janiiix3)]

Ich habe einen anderen AD Wandler der annähernd das gleiche 
Kommunikationsprotokoll aufweist, dort funktioniert MISO...
Komisch...

[Thomas Rollmann (Gast)]

Moin zusammen,
ich studiere gerade das Datenblatt.
Da steht geschrieben: "wenn sie etwas lesen möchten, müssen sie zuerst 
ein register beschreiben".
Nur mal so als Anregung, ich mache nur die Hardware, nicht das Programm.

Im übrigen bin ich ziemlich sicher, dass der ADC mit 5V "getoastet" 
wird, sofern diese zwischen AVDD und AVSS anliegen (vgl. "absolute 
maximum ratings)

Viel Erfolg!

[Jan H. (janiiix3)]

Hallo Thomas,

wo steht das denn?

[Jan H. (janiiix3)]

Hat denn keiner einer Idee?