mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik Logiklevel Frage


Autor: Mike B. (Firma: Buchhaltung+Controlling) (mike_b97) Benutzerseite
Datum:

Bewertung
-1 lesenswert
nicht lesenswert
https://de.wikipedia.org/wiki/NAND-Gatter

wie man unten unter Realisierung sieht, wird bei keiner der einzelnen 
Bauarten DTL, TTL, CMOS hier am Ausgang die gleiche Spannung also 
(Logiklevel 1) wie am Input rauskommen, immer liegen irgendwelche 
Basis-Emitter-Strecken oder simple Dioden o.ä. dazwischen die die 
Spannung verringern
damit kann ich vielleicht noch eine weitere Stufe schalten wenn das 
niedrigere Ausgangslevel immer noch in das definierte Logiklevel 1 passt 
und die nachfolgende Stufe damit schaltet
und jede weitere Stufe?

Selbst wenn ich ein AND aus einem Multi-Emitter-Transistor verwende 
fällt doch immer ein Uce ab, oder nicht?
Die Umgehung über die NAND-Schaltung 
http://www.eng.utah.edu/~cs6710/handouts/AppendixB...
scheint ja das Mittel der Wahl zu sein, wo tatsächlich wieder Vcc am 
Output anliegt, allerdings als NAND-Output.
Dort ran nochmal einen Inverter darzuhängen erscheint mir als 
autodidaktischer Laie "sehr merkwürdig".

Und auch die im TTL 7400 standardmäßig verwendete Totem-Pol-Schaltung 
http://www.eng.utah.edu/~cs6710/handouts/AppendixB... 
ist für mich "maximaler Overkill" vier Transistoren für ein einfaches 
NAND, und am Ausgang liegt ein Level von Vcc-Uce(Q4)-Uce(Q3) an, oder?

Muss dann dieser Output nicht erst wieder auf ein sauberes Inputlevel 
für die nachfolgenden Stufen hochgesetzt werden?

Und ist dies wirklich state-of-the-Art, sämtliche Gatter und 
Logikschaltungen wie hier https://de.wikipedia.org/wiki/NAND-Gatter 
geschrieben aus NAND-Gattern zusammen zu setzen. Im Falle einfacher AND 
und OR wären dies 3x NAND, also 3x4=12 Transistoren für etwas was man 
auch mit 2 machen könnte, oder?

Gibt es da einfache, empfehlenswerte Literatur drüber?

Q: 
http://images.google.de/url?sa=t&rct=j&q=&source=i...

Autor: Boris O. (bohnsorg) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Da werden keine BC547 verbaut und die Eigenheiten einiger Gatterentwürfe 
kann man im Tietze/Schenk nachlesen. Ich versichere dir, in deine Firma 
zu investieren, wenn du die Gatter noch billiger bekommst. Aber ich 
bezweifle, dass die blinkende LED mit einem ATMEGA328P von deinen neuen 
DIL-Blöcken geschlagen werden kann. Achso und die aktuelle 
Transistorherstellung packt ein paar tausende davon in ein 4x4 QFN.

: Bearbeitet durch User
Autor: Dietrich L. (dietrichl)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mike B. schrieb:
> Muss dann dieser Output nicht erst wieder auf ein sauberes Inputlevel
> für die nachfolgenden Stufen hochgesetzt werden?

Nein, denn der erforderliche High-Pegel am Eingang ist kleiner als der 
minimale High-Pegel am Ausgang.

Beispiel der High-Pegel bei LS-TTL:
- der Eingang muss mindestens 2,0V sein
- der Ausgang liefert mehr als 2,5V bei max. Last (10 LS-TTL-Eingänge)

Gruß Dietrich

Autor: Mike B. (Firma: Buchhaltung+Controlling) (mike_b97) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Boris O. schrieb:
> Da werden keine BC547 verbaut und die Eigenheiten einiger
> Gatterentwürfe
> kann man im Tietze/Schenk nachlesen.

Den bekomme ich erst (obwohl diese Woche bezahlt und versandt) erst 
nächste Woche.

> Ich versichere dir, in deine Firma
> zu investieren, wenn du die Gatter noch billiger bekommst. Aber ich
> bezweifle, dass die blinkende LED mit einem ATMEGA328P von deinen neuen
> DIL-Blöcken geschlagen werden kann. Achso und die aktuelle
> Transistorherstellung packt ein paar tausende davon in ein 4x4 QFN.
Dieser Absatz sagt mir irgendwie gar nix, kannst du das bitte nochmal 
auf einfach umtexten?

Autor: Matthias S. (Firma: matzetronics) (mschoeldgen)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mike B. schrieb:
> wie man unten unter Realisierung sieht, wird bei keiner der einzelnen
> Bauarten DTL, TTL, CMOS hier am Ausgang die gleiche Spannung also
> (Logiklevel 1) wie am Input rauskommen

Nö, das stimmt für CMOS so nicht. Hier ist die Ausgangsspannung Rail to 
Rail, geht also an die Betriebsspannungsgrenze. Der einzige limitierende 
Faktor ist der endliche Widerstand einer Drain-Source Strecke und der 
Strom, der dem Ausgang abgefordert wird.
Ausserdem ist die Eingangsspannung bei allen Logikfamilien so 
abgestimmt, das sie sicher mit Ausgängen der gleichen Familie 
angesteuert werden kann.

Autor: Mike B. (Firma: Buchhaltung+Controlling) (mike_b97) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Dietrich L. schrieb:
> Mike B. schrieb:
>> Muss dann dieser Output nicht erst wieder auf ein sauberes Inputlevel
>> für die nachfolgenden Stufen hochgesetzt werden?
>
> Nein, denn der erforderliche High-Pegel am Eingang ist kleiner als der
> minimale High-Pegel am Ausgang.
>
> Beispiel der High-Pegel bei LS-TTL:
> - der Eingang muss mindestens 2,0V sein
> - der Ausgang liefert mehr als 2,5V bei max. Last (10 LS-TTL-Eingänge)
>
> Gruß Dietrich

Ich habe bzgl. der LS-TTL mal die Totem-Pol-NAND-Schaltung aus 
http://www.elektronik-kompendium.de/public/schaere... in LtSpice 
nachgebaut, um mir die Spannungsverläufe anzuschauen.
Irgendwie will die noch nicht. Als Inputsignal verwende ich eine 
gepulste Spannungsquelle über dem PullDown-R.
Was ist daran falsch?

Autor: Mike B. (Firma: Buchhaltung+Controlling) (mike_b97) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Matthias S. schrieb:
> Mike B. schrieb:
>> wie man unten unter Realisierung sieht, wird bei keiner der einzelnen
>> Bauarten DTL, TTL, CMOS hier am Ausgang die gleiche Spannung also
>> (Logiklevel 1) wie am Input rauskommen
>
> Nö, das stimmt für CMOS so nicht. Hier ist die Ausgangsspannung Rail to
> Rail, geht also an die Betriebsspannungsgrenze.
Du meinst, in 
https://upload.wikimedia.org/wikipedia/commons/thu... 
liegt bei A=B=low an Y die V+ ohne Verlust an?

Autor: Axel S. (a-za-z0-9)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mike B. schrieb:
> https://de.wikipedia.org/wiki/NAND-Gatter
>
> wie man unten unter Realisierung sieht, wird bei keiner der einzelnen
> Bauarten DTL, TTL, CMOS hier am Ausgang die gleiche Spannung also
> (Logiklevel 1) wie am Input rauskommen

So ein Quatsch. Bei Logik soll gar nicht die gleiche Spannung wie am 
Eingang rauskommen, sondern ein gültiger Logikpegel. Genauer gesagt muß 
die Schaltung bei einem gültigen Logikpegel am Eingang einen gültigen 
Logikpegel am Ausgang liefern. Mehr nicht.

Und jetzt darfst du mal kurz darüber nachdenken, warum es zwischen H und 
L einen verbotenen Bereich gibt.

> immer liegen irgendwelche
> Basis-Emitter-Strecken oder simple Dioden o.ä. dazwischen die die
> Spannung verringern

Das ist schlicht falsch.

> Selbst wenn ich ein AND aus einem Multi-Emitter-Transistor verwende
> fällt doch immer ein Uce ab, oder nicht?

Hinter dem Multi-Emitter Transistor ja. Aber vielleicht fällt dir ja 
auf, daß die Schaltung danach noch weiter geht.

> ... die im TTL 7400 standardmäßig verwendete Totem-Pol-Schaltung
> 
http://www.eng.utah.edu/~cs6710/handouts/AppendixB...
> ist für mich "maximaler Overkill" vier Transistoren für ein einfaches
> NAND, und am Ausgang liegt ein Level von Vcc-Uce(Q4)-Uce(Q3) an, oder?

Das Ziel von TTL war nicht daß die Ausgangspegel möglichst nah an Vcc 
bzw. GND liegen. Sondern daß die Stufen schnell schalten.

> Muss dann dieser Output nicht erst wieder auf ein sauberes Inputlevel
> für die nachfolgenden Stufen hochgesetzt werden?

Schau halt mal in die Spezifikation, was TTL als sauberen Pegel ansieht. 
Und dann vergleiche nochmal mit dem, was die Gatter liefern. Fällt dir 
was auf?

> Und ist dies wirklich state-of-the-Art, sämtliche Gatter und
> Logikschaltungen wie hier https://de.wikipedia.org/wiki/NAND-Gatter
> geschrieben aus NAND-Gattern zusammen zu setzen.

Natürlich nicht. Das ist eine Prinzipschaltung. Aber zumindest früher 
gab es für TTL-IC echte Innenschaltungen bis auf Transistorebene.

Z.B. hier: https://www.ti.com/lit/ds/symlink/sn5474.pdf

Für das D-Flipflop ist einmal der Prinzipschaltplan aus Gattern (auf 
Seite 1) und einmal der reale Schaltplan aus Transistoren (auf Seite 3) 
gezeigt. Letzerer ist deutlich verschieden von dem, was man erhalten 
würde wenn man stumpf die Innenschaltungen der jeweiligen Gatter 
zusammen klatschen würde.

> Gibt es da einfache, empfehlenswerte Literatur drüber?

Heute wohl nicht mehr. Ich habe hier: "Transistorelektronik" von Rumpf, 
Pulvers im Regal stehen. Feines Buch. Geht auch auf diverse 
Logikfamilien ein. Allerdings ist Logik seit 20 Jahren rein CMOS. Die 
ganzen bipolaren Logikfamilien respektive deren Schaltungstechnik haben 
nur noch historischen Wert.

Autor: hinz (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Axel S. schrieb:
> Das Ziel von TTL war nicht daß die Ausgangspegel möglichst nah an Vcc
> bzw. GND liegen. Sondern daß die Stufen schnell schalten.

Und sich in damaliger IC-Technik sinnvoll herstellen ließen.


Axel S. schrieb:
>> Gibt es da einfache, empfehlenswerte Literatur drüber?
>
> Heute wohl nicht mehr. Ich habe hier: "Transistorelektronik" von Rumpf,
> Pulvers im Regal stehen.

Die Bücher von Hans Camenzind aus den frühen '70ern sind für den TE wohl 
noch zu heftig, aber da kann man lesen weshalb welche Technik wann 
aufkam.

Autor: Thomas E. (picalic)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mike B. schrieb:
> Irgendwie will die noch nicht. Als Inputsignal verwende ich eine
> gepulste Spannungsquelle über dem PullDown-R.
> Was ist daran falsch?

Deine Schaltung hat kein Bezugspotential! Du musst noch irgendwo ein 
GND-Symbol anschließen.

Autor: michael_ (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mike B. schrieb:
> Und auch die im TTL 7400 standardmäßig verwendete Totem-Pol-Schaltung
> 
http://www.eng.utah.edu/~cs6710/handouts/AppendixB...
> ist für mich "maximaler Overkill" vier Transistoren für ein einfaches
> NAND, und am Ausgang liegt ein Level von Vcc-Uce(Q4)-Uce(Q3) an, oder?

Das war wie schon gesagt, das Tribut an die Geschwindigkeit.
Damals mußte ein Rechner schnell sein, egal wieviel Energie und Gatter 
er hatte.
Es gab da auch die 74LXX Serie. Das war langsame störsichere Logik.
Wenn du da eine Innenschaltung auftreibst, hast du nur "minimalen 
Overkill".

Autor: Axel S. (a-za-z0-9)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
michael_ schrieb:
> Mike B. schrieb:
>> Und auch die im TTL 7400 standardmäßig verwendete Totem-Pol-Schaltung
>>
> 
http://www.eng.utah.edu/~cs6710/handouts/AppendixB...
>> ist für mich "maximaler Overkill" vier Transistoren für ein einfaches
>> NAND, und am Ausgang liegt ein Level von Vcc-Uce(Q4)-Uce(Q3) an, oder?

> Es gab da auch die 74LXX Serie. Das war langsame störsichere Logik.
> Wenn du da eine Innenschaltung auftreibst, hast du nur "minimalen
> Overkill".

Nicht wirklich. AFAIK unterscheiden sich 74xx und 74Lxx bei der 
Innenschaltung nur in den Werten der Widerstände. 74L ist hochohmiger 
und verbraucht so weniger Strom. Dafür ist es auch langsamer, weil 
parasitäre Kapazitäten langsamer umgeladen werden. In der anderen 
Richtung gab es 74Hxx mit kleineren Widerständen als die Standardreihe.

Änderungen an der Struktur der Innenschaltung kamen erst mit 74S bzw. 
74LS. Nicht nur bekamen die Transistoren eine Entsättigungsdiode, auch 
der Multi-Emitter Transistor wurde zunehmend ersetzt durch Dioden- 
Verknüpfungen. Dieses Datenblatt von TI:

http://pdf1.alldatasheet.com/datasheet-pdf/view/27...

zeigt sehr schön die Innenschaltung eines NAND-Gatters als 7400, 74S00 
und 74LS00.

Autor: Matthias S. (Firma: matzetronics) (mschoeldgen)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mike B. schrieb:
> Du meinst, in
> 
https://upload.wikimedia.org/wikipedia/commons/thu...
> liegt bei A=B=low an Y die V+ ohne Verlust an?

Superbild - ein wenig kleiner hattest du es nicht mehr?
Aber blättere doch mal zu
https://en.wikipedia.org/wiki/NAND_gate#Implementations

Du siehst, das bei allen drei Familien V+ erreicht wird, wenn man keinen 
Ausgangsstrom fordert (denn DS Strecken in FETs sind Widerstände und 
keine Halbleiterübergänge). NMOS und CMOS können also auch GND 
erreichen. Nur TTL hat bei 'low' am Ausgang die unvermeidliche 
Sättigungspannung über C und E der Endstufe.

Da DS Strecken und interne Pullups aber endliche Widerstände haben, 
wirken bei Ausgangsstromforderungen diese als Spannungsteiler. Wieviel 
Strom man ziehen darf, ohne die Pegel der Logikfamilie zu verletzen, 
wird im Allgemeinen durch den 'Fan-Out' Parameter des Bausteines 
angegeben und bezieht sich darauf, wieviele Eingänge ein Ausgang treiben 
darf.
Allerdings hat ein Eingang nicht immer ein Fan-In von 1, es gibt 
(wenige) Ausnahmen.

: Bearbeitet durch User
Autor: Boris O. (bohnsorg) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mike B. schrieb:
>> Ich versichere dir, in deine Firma
>> zu investieren, wenn du die Gatter noch billiger bekommst. Aber ich
>> bezweifle, dass die blinkende LED mit einem ATMEGA328P von deinen neuen
>> DIL-Blöcken geschlagen werden kann. Achso und die aktuelle
>> Transistorherstellung packt ein paar tausende davon in ein 4x4 QFN.
> Dieser Absatz sagt mir irgendwie gar nix, kannst du das bitte nochmal
> auf einfach umtexten?

Die ersten integrierten Schaltungen waren ein Kind der 60er Jahre. 
Seitdem haben ein paar Veränderungen Einzug gehalten, wie der Schwenk 
auf CMOS. Und mittlerweile ist es einfacher, ein Stück Software zu 
benutzen. Ein kleiner Mikrocontroller mit 8 Beinchen und 1kByte Flash 
kann mit akzeptabler Rechenleistung oder verrückt geringem 
Stromverbrauch die wichtigen 80%, eben die Durchschnittsprobleme, lösen. 
Ob ich damit ein D-FlipFlop realisiere oder ein Schieberegister mit mehr 
als 8 bit ist eine Frage der Programmierung.

Die regulären Gatter-Schaltkreise werden noch immer eingesetzt und ich 
will dich nicht von vielleicht revolutionären Verbesserungen durch 
Vereinfachung abhalten. Deswegen darfst du eine plausible Idee schildern 
und wenn es trägt, auf Unterstützung hoffen.

Der ATMEGA328P wird im Arduino eingesetzt und oft nur, um etwas wie eine 
LED blinken zu lassen – das Einsteigerprojekt. Das könnte man auch mit 
zwei Bipolartransistoren und drei bis sieben passiven Bauteilzugaben 
abwickeln. Es hätte dann aber keinen USB-Anschluss und keine serielle 
Schnittstelle, um den LED-Zustand abzufragen.

Ob die im ATMEGA verfertigten Einzeltransistoren nun dieses oder jenes 
Verhalten aufweisen, ist mir als Entwickler dann ziemlich gleich, weil 
ich in einer Hochsprache etwas ganz anderes als Spannungspegel an 
Multi-Emittern-Transistoren steuere. Und warum soll ich 7-12 
Einzelgatter auf eine Europakarte bringen, wenn es ein 5x5mm-Gehäuse 
tut?

Autor: Mike B. (Firma: Buchhaltung+Controlling) (mike_b97) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Vielen Dank für die vielen Hinweise.
1. Schaltung geht jetzt, GND fehlte, Erkenntnisse:
a) so wie sie gezeichnet ist stellt sie ein simples NOT dar
b) die Ausgangsspannung hängt von der Last (Fan-Out ab)
c) die Ausgangsspannung (Vhigh) ist ab einem Vin-Pegel >= 2.5V immer 
gleich hoch
d) die Ausgangsspannung (Vlow) beträgt etwa 0,4V, dementsprechend müsste 
dann der low-Pegel wohl definiert sein

2. Herr Schwenke:
>> Selbst wenn ich ein AND aus einem Multi-Emitter-Transistor verwende
>> fällt doch immer ein Uce ab, oder nicht?

> Hinter dem Multi-Emitter Transistor ja. Aber vielleicht fällt dir ja
> auf, daß die Schaltung danach noch weiter geht.

Und genau das ist es was mich so stört, ich will ein AND bauen, mit 
einem einzigen Multi-Emitter-Transistor
aber es kommt ein NAND heraus, dem ich erst wieder ein zusätzliches NOT 
ranhängen muss
Da habe ich (siehe Schaltung oben) zwei S-Dioden + vier S-Transitoren 
für etwas, was sich mit einem Transistor machen lässt und muss dann 
nochmal ein NOT dranklatschen um "phasen"-richtig zu arbeiten.

Herr Ohnsorg: Naiv als Laie überlegt müsste es doch wesentlich 
"sparsamer" gehen, also z.B. 
https://upload.wikimedia.org/wikipedia/commons/7/7..., 
nur dass ich hier (Herr Schwenke) 2 CE-Strecken vor dem Ausgang habe.
Daraus erhalte ich einen maximalen (ähnlich hohen) Ausgangspegel von 
4,35V (siehe Bild), diese allerdings phasenrichtig.

Und wenn ich dann an die Tabelle bei Wiki denke, wo drei NAND eingesetzt 
werden um ein AND zu erzeugen, kommt bei mir die große Frage auf: Wieso 
dieser große Aufwand? Das kostet doch Chip-Fläche ohne Ende...

: Bearbeitet durch User
Autor: Axel S. (a-za-z0-9)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mike B. schrieb:
> Vielen Dank für die vielen Hinweise.
> 1. Schaltung geht jetzt, GND fehlte, Erkenntnisse:
> a) so wie sie gezeichnet ist stellt sie ein simples NOT dar
> b) die Ausgangsspannung hängt von der Last (Fan-Out ab)

Ja. Wobei die Last in deiner Simulation nicht die Last ist, die ein 74LS 
Gatter sieht, wenn es andere Gatter treibt. Insofern ist die Simulation 
schon mal nicht aussagekräftig.

> 2. Herr Schwenke:
>>> Selbst wenn ich ein AND aus einem Multi-Emitter-Transistor verwende
>>> fällt doch immer ein Uce ab, oder nicht?
>
>> Hinter dem Multi-Emitter Transistor ja. Aber vielleicht fällt dir ja
>> auf, daß die Schaltung danach noch weiter geht.
>
> Und genau das ist es was mich so stört, ich will ein AND bauen, mit
> einem einzigen Multi-Emitter-Transistor

1. Warum diese Einschränkung?
2. Das geht nicht.

Wie ich bereits sagte: die Anforderung an ein Logik-Gatter ist, daß es 
bei einem normgerechten Eingangspegel auch einen normgerechten 
Ausgangspegel liefert. Weder der Multi-Emitter Transistor von 
Standard-TTL noch die Diodenkombination eines 74LS Gatters kann das 
allein erreichen. Z.B. ist der gültige L-Eingangspegel 0..0.8V. Am 
Ausgang ist der gültige L-Pegel aber nur 0..0.4V. Ohne eine aktive Stufe 
ist das nicht hinzubekommen.

> aber es kommt ein NAND heraus, dem ich erst wieder ein zusätzliches NOT
> ranhängen muss.

Das ist eine mögliche Schaltungsvariante. Aber weder die einzige, noch 
gar die beste. Warum schaust du nicht einfach mal in ein Datenblatt? Ich 
habe jetzt schon zweimal Datenblätter von Texas hier verlinkt. Und - oh 
Wunder - deren Datenblatt für den 74LS08 enthält die Innenschaltung:

http://www.ti.com/lit/ds/symlink/sn74ls08.pdf

So haben damals also die Profis ein AND mit zwei Eingängen gebaut. Und 
zwar unter Beachtung aller möglichen Kompromisse zwischen Fertigbarkeit, 
Geschwindigkeit, Stromverbrauch, Pegel-Kompatibilität und mehr.

Du kannst jetzt natürlich glauben, daß du es besser kannst (haha). Oder 
du schnappst dir ein Buch und lernst Schaltungstechnik. Allerdings ist 
bipolare Logik weitgehend obsolet. Das einzige, was da noch halbwegs 
Berechtigung hat, ist ECL. Für alles langsamere ist CMOS die Technologie 
der Wahl.

> Naiv als Laie überlegt müsste es doch wesentlich
> "sparsamer" gehen, also z.B.
> https://upload.wikimedia.org/wikipedia/commons/7/7...,
> nur dass ich hier (Herr Schwenke) 2 CE-Strecken vor dem Ausgang habe.

Man kann selbstverständlich seine eigene Logikfamilie mit eigenen Pegel- 
definitionen aufziehen. Dann würde man aber im Interesse der Einfachheit 
eher etwas mit Dioden machen. Etwa im Stil von DTL:

https://de.wikipedia.org/wiki/Diode-Transistor-Logik

> Und wenn ich dann an die Tabelle bei Wiki denke, wo drei NAND eingesetzt
> werden um ein AND zu erzeugen, kommt bei mir die große Frage auf: Wieso
> dieser große Aufwand?

Das ist ein Prinzipschaltbild

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.