VGA 800x600@60hz timing und signale

[Hans (Gast)]

Hallo,

ich versuche mich grad daran VGA Ausgabe (800x600@60hz) zum laufen zu 
bringen, dazu hätte ich noch ein, zwei Fragen... die timings für den 
Modi lassen sich ja überall nachlesen aber was mir nicht so ganz klar 
ist, in welcher Reihenfolge werden nun die Signale und Daten für ein 
Frame ausgegeben? Ich habe da unterschiedliche Ausführungen gefunden.
Meine Interpretation ist folgende:
1. vertical sync,
2. vertical backporch,
3. visible lines
4. vertical frontporch

und für die lines:
1. horizontal sync
2. horizontal backporch
3. visible pixel
4. horizontal frontporch

vsync ist high und während vertical sync low
hsync ist high und während horizontal sync low
stimmt das ???

Während des vertical sync, vertical backporch und vertical frontporch 
werden ja keine Farbwerte ausgegeben (blank lines) muss ich dann aber 
trotzdem das hsync signal während dieser Zeilen betätigen oder kann das 
in dem Zeitraum ignoriert werden?

[Michael U. (amiga)]

Hallo,

sagen wir es mal so: sie gehören dazu. Entsanden ist das alles ja zur 
Röhrenzeit und da wurde der Zeileoszillator über eine PLL syncronisert.
Wenn die jetzt wärend des Bildrücklaufs keine Syncronimpulse bekam, lief 
der Zeilenoszillator u.U. soweit weg, das am Anfang des sichtbaren 
Bildes die ersten Zeilen verschoben waren bis die PLL nachgereglt hatte.

Wie heutige digitale Aufbereitungn in aktuellen Monitoren da reagieren? 
Keine Ahnung, vermutlich jeder auf seine Weise, von ignorieren bis 
meckern über falschen Videomode.

Gruß aus Berlin
Michael

[Georg G. (df2au)]

Hans schrieb:
> muss ich dann aber
> trotzdem das hsync signal während dieser Zeilen betätigen

Die Norm sagt "JA".

 vsync ist high und während vertical sync low
> hsync ist high und während horizontal sync low
> stimmt das ???

Nein, die Norm sagt, dass die Signale aktiv high sind.

Lies mal hier:
http://martin.hinner.info/vga/timing.html

[Hans (Gast)]

Georg G. schrieb:
> Lies mal hier:
> http://martin.hinner.info/vga/timing.html
Danke, die hsync und vsync Sache habe ich dann schonmal geändert, und 
wenn ich mir weiter unten auf der webseite die timing graphen anschaue 
scheine ich ja mit der Reihenfolge (sync, backporch, data, frontporch) 
doch richtig zu liegen.

[Georg G. (df2au)]

Zu deinem Thema gibt es hier im Forum ein erprobtes Konzept für einen 
etwas übertakteten ATMega. Einfach mal ansehen und gnadenlos kopieren 
:-)

[J. S. (engineer)]

Die Synchsignale brauchen die richtige Polarität und der Blank ist beim 
Analogen wichtig, weil sich die Monitore da den Schwarzpegel holen. Wenn 
in der blank-Phase kein Schwarz gesendet wird, kommt es gfs zu einem 
komischen und zu dunklen Bild.

Hier sind ein paar Timings und Seiten:

Projekt VGA Core in VHDL