mikrocontroller.net

Forum: Platinen Testpunkte für Clock Signale - per Via auf Unterseite machbar?


Autor: Testpunkt (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich habe ein relativ dicht gepacktes Board und will auf Testpunkte nicht 
verzichten. Leider habe ich auf dem Top-Layer nicht wirklich Platz für 
runde 1mm Testpunkte. Wie groß sind die entstehenden Probleme bezgl. 
Signalqualität/EMI wenn ich die auf dem Bottom-Layer platziere und mit 
Vias verbinde? Gerade bei den Clock Leitungen wird das sicher nicht 
unproblematisch, oder? Danke schonmal!

Autor: Georg (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Testpunkt schrieb:
> Wie groß sind die entstehenden Probleme bezgl.
> Signalqualität/EMI wenn ich die auf dem Bottom-Layer platziere und mit
> Vias verbinde?

Normalerweise wird so ein Testpunkt mit einer gefederten Nadel 
kontaktiert, demgegenüber spielt 1mm Leiterbahn und 1 Via praktisch 
keine Rolle. Natürlich kann die Messung kritisch sein bei schnellen 
Clocksignalen, aber das liegt dann nicht daran dass der Testpunkt auf 
der Unterseite liegt.

Bei sehr schnellen Signalen muss man generell die HS-gerechte Verlegung 
beachten, das gilt dann natürlich auch für Testpunkte. Z.B. sollten die 
keine Abzweigung erfordern, sondern man sollte sie am abgeschlossenen 
Leitungsende platzieren.

Testpunkte auf beiden Seiten verteuern den Test natürlich ganz 
erheblich.

Georg

Autor: HildeK (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Testpunkt schrieb:
> Wie groß sind die entstehenden Probleme bezgl.
> Signalqualität/EMI wenn ich die auf dem Bottom-Layer platziere und mit
> Vias verbinde? Gerade bei den Clock Leitungen wird das sicher nicht
> unproblematisch, oder? Danke schonmal!

Die Beeinträchtigung der Signalqualität hängt natürlich von der 
Flankensteilheit deiner Signale ab. Deren Anstiegszeit sollte sehr viel 
größer sein als die Signallaufzeit der Stichleitung zu dem Testpunkt. 
Bei 1.6mm typ. Platinendicke ist das sicher nur in Ausnahmefällen ein 
Problem, da musst du schon mit Flanken kommen, die in deutlich weniger 
als 1ns ansteigen/abfallen.
Trotzdem: vielleicht kannst du gerade für die Takte doch noch Platz frei 
schaufeln, um ohne Via auszukommen, denn diese sind am Anfälligsten für 
ggf. auftretende Reflexionen.

Zu EMV: schwer zu sagen, der Einfluss dürfte gering bleiben, wenn du 
tatsächlich nur durchsteigst und nicht auch noch auf der andern Seite 
längere Wege zu den TPs routest. Besser wird sie jedenfalls nicht ...

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.