Hallo, ich würde gerne mal technisches Feedback zu meiner Platine haben, gerne Optimierungspotenzial und Optimierungsnotwendigkeit. Vorab ein paar Infos zur Platine: Die Platine dient zur Steuerung von HighPower LEDs, hauptsächlich Cree XT-E und XP-E. Die Steuerung soll für maximal 12 LEDs in Reihe je Treiber ausgelegt sein. Entsprechend liegt die Spannung bei max 40-41V - dabei gehe ich von einer maximalen Vf von 3.35V aus (12*3.35v = 40.2V). Laut Datenblatt des Treibes liegt der DropDown bei ca 400mV und die abfallende Spannung am Widerstand (zur Einstellung des Konstantstroms, welcher bei ca 350-400mA liegen soll) bei ca. 200 mV. So erreiche ich eine notwendige max Spannung von <41V => dies entspricht auch der maximalen zulässigen Spannung des Treibers. Insgesamt 8 Treiber (TL4242) pro Platine, maximall drei Platinen sollen parallel mittels einer Stromversorgung betreiben werden, D.h. maximal 3*8*400mA = <10A. Zur Stromversorgung zwischen den Platinen setze ich die SMD Leiterplattenklemmen der WAGO 2060 Serie ein, jeweils (+ und -) 2 Kontakte, die je Kontakt 5A aushalten. Für die Verbindung zu den LED Platinen setze ich Hirose DF59 ein, hier wird ja nur ein Strom von 400 mA benötigt. Als Steuerung möchte ich einen ESP8266 (zB -02) einsetzen, der einen PCA9685 mittels I2C ansteuert. Platinenübergreifend wird dann SDA/SCL/GND mittels DF59 verbunden. Das 3.3v Signal wird mittels einem LM2596 3.3 aus den max 42V konvertiert. Einerseits wäre es super, wenn ihr auch mal mein Layout anschaut.. Zudem habe ich noch einige Fragen: - Benötige ich noch ein 5V Signal oder können auch der PCA9685 (I2C) mit 3.3v betrieben werden? - Ich habe außerdem eine RGB anzusteuern, die ich gerne mit 3.3v ansteuern mchte, da ich nicht extra ein 5v Signal dafür erstellen möchte. Sofern die gruene und blaue Farbe eine Vf von 3.5V benötigen, würde das doch vermutlich bedeuten, dass die LED leicht schwächer leuchtet. Muss ich trotzdem noch einen Vorwiderstand vorsetzen? Angesteuert wird die LED überigens von einem ULN2003, damit ich drei RGBs parallel schalten kann (direkt vom PCA ansteuern würde vermutlich vom Strom nicht reichen). - Glaubt ihr, dass meine Wärmeverteilung durch die recht große GND und +Flächen ausreichend ist? Alternativ könnte ich das Layout einseitig machen und dann auf AluKern, 2-seitig geht es aber sauberer - die Platine wird direkt auf eine Aluplatte geschraubt. Dumme Frage: Können die Durchkontaktierungen an der AluPlatte leiten? - Sind die Leiterbahnen ok von der Breite? 0.1mm für die datenleitungen (PWM) und 0.8mm für die Stromleitungen zu den LEDs. Vielen Dank Gruß Thorsten
Auf die Schnelle würde ich sagen: Räume und vervollständige (IC-Bezeichnungen) erst mal deinen Schaltplan, damit man weiß, was die Schaltung machen soll. Da ist viel unklar. Beim Layout würde ich mir mal die Unsitte abgewöhnen, das Board mit Masseflächen zu fluten. Das ist technisch nicht nötig und kann mitunter sogar zu Problemen führen, die man jetzt noch gar nicht absehen kann. Passe mal dein Bildfomat so an, das man wenigstens ein Viertel deiner Schaltung auf dem Bildschirm darstellen kann. So ist das für die Community nur eine Qual.
Hallo, werd ich mal nachholen. Danke für den Hinweis. Wegen der masseflaeche: Ist es denn nicht so, dass wenn 10 A bei 42v (maximumfall) fliessen , Kühlung sowohl hin (+) als auch zurück (-) gewährleistet sein sollte? Daher habe ich die grosse Fläche gewählt. Wie wär der gegenvorachkag? Nur auf der Rückseite die Masse Fläche und auf der Vorderseite durch kontaktieren? Gruss
Gekühlt wird nicht unberechenbar über die Pins, sondern berechenbar über das Bauteilgehäuse durch einen Kühlkörper. Es gibt zwar auch Bauteile die auf der Unterseite eine Kontaktfläche für Kühlaufgaben haben, aber ob deine Bauteile dafür gedacht sind, hab ich jetzt nicht überprüft. Masseflächen nimmt man bei High-Speed-Signalen gewöhnlich zum abschirmen. Manchmal werden die Flächen auch für Hochstromanwendungen missbraucht, aber das ist nicht immer gleich so ersichtlich.
Poste bitte noch deine Eagle-Files! So können diejenigen die Eagle haben leichter schauen!
ANbei ein neues PNG File (hoffe übersichtlicher) und direkt das Eagle File
Thorsten schrieb: > hier das Bild Schon besser, aber ich vermisse noch die IC-Bezeichner, z.B. TL4242. Allein aus der Beschreibung lässt sich das nur teilweise zuordnen und das birgt dann auch eine Fehlerquelle in sich.
Hallo Thorsten, >- Sind die Leiterbahnen ok von der Breite? 0.1mm für die datenleitungen >(PWM) und 0.8mm für die Stromleitungen zu den LEDs. Ich habe mir das Layout erst gar nicht angesehen, da Du für 0.1mm Breite schon lange für einen LP-Hersteller suchen musst, der <6mil fertigt. Klar gibt es welche - aber die verlangen dann richtig Geld für <6mil. Mach die mindestens 0.2mm, besser noch 0.3mm. Gruß TK
Hallo, die 8ics habe ich tl4242-1 bis -8 bezeichnet. Irgendwie wurde nicht dargestellt, vielleicht gab ichs an der falschen stelle bezeichnet. Ich habe bereits einen Hersteller und die 0.1mm geklärt. Ich pruef aber sicherheitshalber noch mal die Spezifikation. Ich pruef mal ob ich die Breiter machen kann, aber ich habe gelesen, dass Steuerleitungen zu schmal wie möglich sein sollen. Ich schau mal heut abend was ich noch mal an der Datei anpassen muss, bisher scheint es ja so, als ob meine Daten mangelhaft sind und nicht das layout selbst, soweit kommt ja niemand. Trotzdem danke fuers bisherige feedback
Thorsten schrieb: > ANbei ein neues PNG File (hoffe übersichtlicher) und direkt das > Eagle > File .brd bitte auch!
Thorsten schrieb: > Ich pruef mal ob ich die Breiter machen kann, aber ich habe gelesen, > dass Steuerleitungen zu schmal wie möglich sein sollen. Die Breite einer Leiterbahn wird nach unten von den Möglichkeiten des Herstellers begrenzt. Oft geben die das in DRC-Parametern vor. Je dünner die Leiterbahn ist, um so anfälliger wird diese dann bei Reparaturen. Im Grunde kann man eine Leiterbahn an der Breite angeschlossener Pads orientieren. Versorgungsleitungen macht man, schon wegen der größeren Strombelastbarkeit doppelt so breit wie Signalbahnen. Ist die Strombelastbarkeit kritisch, gelten entsprechende Grenzwerte für die auch der Hersteller garantiert.
Was waere denn die ideale Leiterbahn breite für ein pwm signal - unabhängig was der Platinenhersteller leisten kann?
Thorsten schrieb: > Was waere denn die ideale Leiterbahn breite für ein pwm signal - > unabhängig was der Platinenhersteller leisten kann? Kommt auf den Strom an. Macht ja schließlich einen Unterschied ob du hochohmig nur zwischen ICs oder niederohmig zwischen einem Treiber und einem leistungsstarken Motor ein PWM-Sinal schickst. Das Signal ist da nämlich das selbe.
So-anbei ein Update der SCH und BRD Datei. - hatte beim Bauteil TL4242 >NAME vergessen, daher wurde der nicht angezeigt - habe mal die TOP GND Seite entfernt - Ist das besser? - Habe auf der BOTTOM Seite die StromversorgungsPolygonfläche angepasst, da diese getrennt wurde... oder spielt das bei Stromfläche keine Rolle? - habe die 0.1mm PWM SIgnale zunächst so gelassen. Würde gerne noch mal Feedback dazu erhalten. Wie beschrieben: PWM Signal vom PCA9658 zum TL4242 Gruß und Danke für weiteres Feedback hoffentlich
Thorsten schrieb: > Gruß und Danke für weiteres Feedback hoffentlich Bei .sch und .brd bin ich leider raus. Bei .png könnte ich noch etwas helfen.
Naja die gibts ja auch ganz vorne schon mal...aber ich werde heut abend noch mal die Aktualisierungen hochladen. Bisher scheibts ja der einzige zu sein, der hier helfen mag.
Update: Layout + Schematic als png Eagle BRD und SCH File Änderungen: - Alle Signalleitungen mind. 0.254 mm (statt 0.1mm) - Keine GND Fläche auf der TOP Seite >> Alle GND Leitungen auf kurzem Weg durchkontaktiert > Rückseite entsprechende GND Fläche - Stromfläche auf Top und Bottom, durchkontaktiert, Fläche auf Bottom unterhalb der Signalleitungen entfernt, da unterbrochen von den Signalleitungen Feedback erwünscht: - Sind meine Änderungen soweit schon mal sinnvoll? - Habt ihr weiteres Optimierungspotenzial? - Sind die Anhänge so ok????
Soweit schon mal recht anständig, dass Ganze. -Was mir noch auffiel, ist die Lötbarkeit von Bauteilen, die mit einer Massefläche/breiter Leiterbahn (z.B. C16/17)konfrontiert sind. Da würde ich Thermals einbauen, weil das Löten sonst unkontrollierbar wird. Reflow mag da unkritisch sein, aber bei Reparaturen? Ohne Prehheater wäre der Versuch meiner Ansicht nach aussichtslos. -Die Clearence im DRC scheint ein wenig klein eingestellt zu sein, aber so auf dem Bildschirm im .png-Format verwischt das leider etwas. -Wenn die Spannungen unkritisch sind, dürfte ein Clearence ab 0,2mm (wo es nötig ist, auch weniger)oder höher kein Problem darstellen. -Bei den dicken Leiterbahnen ist eine Bewertung schwierig, weil mir hier keine Kenndaten bekannt sind. Generell kann man von einer Gleichstrombelastung von 2A/mm ausgehen. Bei Signalen auch mehr. -Eine sinnvolle Beschriftung auf den Kupferlayern zu platzieren ist zwar nicht zwingend, aber kann trotzdem nützlich sein. Dabei muss dann auf der Bottomseite der Text gespiegelt werden. Ansonsten kann man die Platine wohl so lassen. Im Schaltplan fehlen noch Bauteilbezeichnungen.
>> Sind die Leiterbahnen ok von der Breite? 0.1mm für die datenleitungen >> (PWM) und 0.8mm für die Stromleitungen zu den LEDs. > Ich habe mir das Layout erst gar nicht angesehen, da Du für 0.1mm Breite > schon lange für einen LP-Hersteller suchen musst, der <6mil fertigt. > Klar gibt es welche - aber die verlangen dann richtig Geld für <6mil. > Mach die mindestens 0.2mm, besser noch 0.3mm. vieles wurde schon genannt. >> Änderungen: >> - Alle Signalleitungen mind. 0.254 mm (statt 0.1mm) >> Feedback erwünscht: >> - Sind meine Änderungen soweit schon mal sinnvoll? >> Habt ihr weiteres Optimierungspotenzial? >> Sind die Anhänge so ok???? >> Änderungen: >> - Alle Signalleitungen mind. 0.254 mm (statt 0.1mm) bei R72 / R73 eher nicht Dein Layout wäre noch an einigen Stellen verbesserungswürdig. Du hast ausreichend Platz auf deiner PCB und routest dann so eng die Leiterbahnen (unterhalb z.B. Connector 7, links von IC8, ...) * verbinde die Vias '24V+' auch elektrisch mit Leiterbahnen. * entferne unnötige Wires -> linkes Pad von R23 * Leiterbahnen können kürzer geroutet werden So viele Vias unter ICs (hier der TL4242) hab ich auch noch nicht gesehen. Wenn du Wärme abführen willst, vergrößere das Exposed Pad. Laß mal den ERC/DRC drüber laufen. Da ist noch einiges aufzuarbeiten. Hab mir mal die Mühe gemacht und deinen Schaltplan (beigefügt) ein wenig umgezeichnet, was die Lesbarkeit etwas erleichtert.
Inkognito schrieb: > …die Unsitte abgewöhnen, das Board mit > Masseflächen zu fluten. Es schont das Ätzbad und wenn es nur bei HF-Signalen von Nutzen ist und hier keine HF-Signale abzuschirmen sind, spielt Fläche oder keine Fläche eine untergeordnete Rolle. Für das Darstellungsproblem, die Leitungen optisch schlecht voneinander trennen zu können, genügt ein @ripup GND; in der Kommandozeile von Eagle, bevor man die Standbilder exportiert. Dann ist das Massepolygon noch da, aber nicht sichtbar. TK schrieb: > da Du für 0.1mm Breite > schon lange für einen LP-Hersteller suchen musst Eurocircuits und Co (siehe Platinenherstellerliste) können das und ich arbeite regelmäßig mit 0,15mm als Minimum – 'n halber Zehntel für die Reserve. Das kostet auch keinerlei Aufgeld (gegenüber 0,254mm und darüber). Ich verstehe den dicken Klotz noch nicht. Solche Großprojekte zerlege ich meist in Ausbaustufen. Die einzelnen LED-Treiber können als Module ausgelegt werden. Das spart oft die Platinenfläche, die für den Multinutzen und das Stegfräsen notwendig wäre. Ein versemmeltes Modul von 8 vs. ein Totalverlust des Monoliths (Lötbrücke irgendwo unerreichbar zwischen wichtigen Leitungen) lässt mich immer die modulare Lösung anstreben. Du siehst das ganz gut an den unterschiedlich langen und räumlich verteilten Zuleitungen von den Treibern zu den LEDs. Das erzeugt eine Menge Freiraum. Das ist teure Platinenfläche. Die Anschlüsse/ Anbindung für die LEDs habe ich noch nicht durchschaut. Sind das Kabel, Steckverbinder, Chips? Die footprints leuchten mir nicht ein.
Hi, hab mal angefangen zu optimieren. Den Tl4242 habe ich mal auf 4 vias reduziert. Trotzdem zeigt er mir immer einen OVERLAP Fehler an, den ich nicht verstehe. Ich habe alle 4 vias mit GND verknüpft (ok?) Einen Overlap seh ich nicht. Kann jemand helfen?? Zu den anderen Kommentaren werde ich mehr sschreiben, wenn ich Zeit habe. Werde dann gerne mal meinen ersten Prototypen von vor einem Jahr vorstellen, damit ihr das Projekt nachvollziehen könnt. Gruß
hängt der overlp ggf. mit dem Thermal Pad darunter zusammen? Leeider kann ich diesen nicht im Device connecten. Ist als 01 TOP erstellt.
>>TK schrieb: >> da Du für 0.1mm Breite >> schon lange für einen LP-Hersteller suchen musst Boris schrieb: >Eurocircuits und Co (siehe Platinenherstellerliste) können das und ich >arbeite regelmäßig mit 0,15mm als Minimum – 'n halber Zehntel für die >Reserve. Das kostet auch keinerlei Aufgeld (gegenüber 0,254mm und >darüber). Schon mal über den Unterschied von 0.152mm und 0.1mm nachgedacht UND bei den von Dir angegebenen Herstellern Angebote eingeholt? Scheinbar nicht! Gruß TK
> Ich habe alle 4 vias mit GND verknüpft (ok?) Einen Overlap seh ich > nicht. Sind die Vias in deiner Library auch als GND deklariert? GND@1, GND@2, ... In deinem Board ist nur je ein GND-Via zu sehen. Die anderen Vias sind mit P$1, P$2, ... unter jedem TL4242-# bezeichnet.
Boris O. schrieb: > Es schont das Ätzbad... Auch davon sollte man sich mal verabschieden. Wenn ein Lieferant genutzt wird, braucht man sich um dem sein Ätzbad, nicht kümmern. Da hat dann eine Massefläche oder nicht, keine Wirkung. Wenn man selbst ätzt, dann muss man aber schon sehr viel ätzen und das in einer überschaubaren Zeit. Ansonsten wird man sein Ätzbad kaum mit gelöstem Kupfer unbrauchbar machen. Da geht das Ätzbad schon eher durch Nichtnutzung kaputt, so das man eh gezwungen ist, ein neues anzusetzen. Warum da auch ein Riskio eingehen und teures Basismaterial durch Fehlätzung zu verschwenden.
Eagle_Layouter schrieb: > Ich habe alle 4 vias mit GND verknüpft (ok?) Einen Overlap seh ich > nicht. > > Sind die Vias in deiner Library auch als GND deklariert? > GND@1, GND@2, ... > > In deinem Board ist nur je ein GND-Via zu sehen. Die anderen Vias sind > mit P$1, P$2, ... unter jedem TL4242-# bezeichnet. Kann ich grad nicht prüfen. Aber in meinem Bildausschnitt des overlaps sieht man doch die Verbindungslinien - es sind alle mit dem GND pin connected. Reicht das nicht?
> Kann ich grad nicht prüfen. Aber in meinem Bildausschnitt des overlaps > sieht man doch die Verbindungslinien - es sind alle mit dem GND pin > connected. > Reicht das nicht? Eher nicht, sonst würde Eagle da keinen Overlap-Fehler anzeigen. Die Vias unter den TL4242-# müssen die selbe Bezeichnung wie das Exposed Pad haben, dass sie elektrisch korrekt angeschlossen werden können. Ein anderer Lösungsansatz könnte hier ein TL4242-# Package ohne Exposed Pad sein. Dann muss der Layouter nur wissen / beachten, dass unter dem IC ein Polygon / eventl. Wires mit entsprechender Breite geroutet werden müssen. Diese können dann einfach mit einem oder mehreren Vias (hier: GND) verbunden werden.
Hallo, mal ein kleines Update: - mit den Thermalflächen komme ich nicht weiter - ich bekomme immer ein Overlap. Gleich benennen geht leider nicht. Ich sehe aber eigentlich kein Problem: Ich weiß ja dass es richtig ist, in den Gerber Files wird es dann ja auch richtig erstellt. - Die vias 24v+ habe ich verbunden, allerdings nur auf einer Seite (TOP) - Die Thermal Pads des TL4242 habe ich im Platinendesign um ein Rectangle vergrößert - ok so? - Wo seht ihr denn die Möglichkeit, Leiterbahnen zu verkürzen?? Kann vielleicht jemnd mal das BRD file durch den DRC laufen lassen und mir ein paar Tipps geben, was in jedem Fall korrigiert werden muss? Die ganzen Hinweise auf zu kleine Bohrungen kann man ja ignorieren, wenn der Hersteller das leisten kann. Ich verstehe allerdings die Hinweise auf die Lötstoppmasken und die Width-Probleme nicht. Hinweis zur Bestromung: Vom TL4242 gehen 81mm breite Leiterbahnen zu den Connectoren. Darüber läuft 400mA Strom bei ca 14/28/42 V DC. 81mm dürfte reichen oder? Über die großen WAGO Platinen KLemmen laufen ca. 400ma*8 (max*3) = 3.2A (max 10A). Daher habe ich auch so große Flächen (großes Platinendesign) erstellt, um genügend Kühlfläche zu haben. Ausreichend? Anbei Update der Dateien.
So, und jetzt noch mal ein bisschen Hintergrund zum Projekt. Ich habe vor knapp 2 Jahren einen ersten Prototypen entworfen: EIne Platine 25x25cm mit je insgesamt 28 LEDs / 7 Treibern, die flexibel kombiniert werden können. Die Platine habe ich damals komplett selbst mit einer externen Herdplatte gelötet. Hatte ich unterschätzt aber dann doch hinbekommen. Die Platine ist für Meerwasseraquarien gedacht um eine flächige Ausleuchtung zu erhalten. Da Becken unterschiedlich groß sind, soll sie halt flexibel kombinierbar sein. Aufgrund elektrischer Grenzen max 3*3 an eine Stromversorgung. Leider hatte er Prototyp noch einige schlechte Bedingungen: Übergänge zwischen den Platinen mussten mittels 2508 0ohm Widerstände erstelt werden. Leider kaum möglich mit einem Standardlötkolben, da die Alukernplatinen die Hitze sofort verteilen. Außerdem habe ich viele Verbindungen mittels FCC Connectors gelöst - nicht sehr ideal, da sehr ungenau, lag vielleicht an den Kabeln. Außerdem will ich die Treiber von der Platine, da einerseits sehr eng und vor allem nicht jeder die 400mA treiber nutzen will sondern ggfs. einen eigenen mit mehr Power. Das neue Design ist deutlich fleixibler und komplett steckbar dank Hirose DF59 Connectoren (B2B B2W Terminatoren an der letzten Platine) Bilder sprechen mehr als Worte - SORRY habe nur JPGs Das Aquarium gibt es leider nicht mehr - ist mir beim Umzug vor einem Jahr komplett draufgegangen. Die neue Lampe soll somit uch strtschuss für ein neues Becken sein und ggfs. finde ich weitere INteressenten.
Mal ne Frage zu den nicht genutzten PINs: 1) ULN2003: IN1, IN5-7, Out1, Out5-7, COM 2) PCA9685 : OUT 4-7 3) TL4242: ST, NC 4) ESP8266: GPIO15 Sollte ich, und wenn ja welche genau, diese mit GND verbinden?
Sofern es die Funktion nicht beeinflusst, es ein Eingang und KEIN Ausgang (offen lassen) ist, ist das immer zu empfehlen. Alternativ kann man auch auf Plus schalten. Kann ein Pin Bi-Direktional genutzt werden, schaltet man einen Widerstand mit mehreren Kiloohm zwischen dem Pin und Plus oder GND. Offene Eingänge können ziemlichen Ärger machen.
Hallo, kann ich die thermal pads der TL4242 so belassen bzw ggfa noch etwas grössere ziehen (nach oben ist ja noch Platz) oder ist das gar nicht notwendig? Siehe mein letzter Beitrag mit den update anhängen vom 3.9./13:33 Generell zur Wärme entwicklung : kann ich das board bedenkenlos etwas schmaler planen, auch wenn mal 10a Strom bei 42v DC über die 24v+ polygonflaexhe fliessen? Danke
Thorsten schrieb: > kann ich die thermal pads der TL4242 so belassen bzw ggfa noch etwas > grössere ziehen (nach oben ist ja noch Platz) oder ist das gar nicht > notwendig? Siehe mein letzter Beitrag mit den update anhängen vom > 3.9./13:33 Das was du als Thermal pads bezeichnest, ist nicht das, was man gewöhnlich darunter versteht. Pads haben vorrangig elektrische Eigenschaften und die unter dem Chip haben nur Thermische, sind bestenfalls Thermal-Vias(wenn sie unabhängig vom Chip beweglich sind). An den Chip gebunden gehören die wohl zu den Pads. Ein Thermalpad wird gewöhnlich in der Kupferfläche mit einem Leiterbahnenkreuz versehen, die das ableiten von Wärme auf große Kupferfläche hemmt. Aber bezugnehmend deiner Frage kannst du die Fläche auch größer machen, wenn du das willst. Allerdings wird es ohne Thermal dann etwas mühsamer den Chip mit Heißluft runter zu bekommen weil die Hitze ja sonst über diese Flächen abgeleitet wird. Was im Betrieb nützlich ist, stört halt bei der Reparatur. Da würde ich für die Bauteile C16, C17, C18, Spule und benachbarte Bauteile, noch Thermalpads vorsehen. > Generell zur Wärme entwicklung : kann ich das board bedenkenlos etwas > schmaler planen, auch wenn mal 10a Strom bei 42v DC über die 24v+ > polygonflaexhe fliessen? Wenn die Leiterbahn 5mm oder breiter ist, sollte das kein Problem sein. Wie groß könnte der Stromfluss bei Kurzschluss sein? Gibts eine Überstromsicherung? So manche Leiterbahn hat nämlich schon seine Nebenwirkung als Sicherung unter Beweis gestellt. :(
> - Wo seht ihr denn die Möglichkeit, Leiterbahnen zu verkürzen?? Die Leiterbahnen zu den Verbindern CDF59-# kann man auch verkürzen, in dem man die Treiber zu den dazugehörigen CDF59-# verschiebt. > Kann vielleicht jemnd mal das BRD file durch den DRC laufen lassen und > mir ein paar Tipps geben, was in jedem Fall korrigiert werden muss? Die > ganzen Hinweise auf zu kleine Bohrungen kann man ja ignorieren, wenn der > Hersteller das leisten kann. Was nützt es dir, wenn der Hersteller zwar auf Minimalgröße fertigen kann, dir aber Handhabung bei der Bestückung / beim Löten mit den Größen 0402 und kleiner flöten geht?, falls du selbst bestücken und löten willst. Da bietet es sich an Bauteileformen wie 1206 | 0805 | 0603 zu wählen. Da hat man als Hobbyist bessere Möglichkeiten. Außerdem hast du noch viel Platz auf deiner PCB. Schau dir mal die Leitungen zwischen dem Connector7 und den beiden Tastern an. Dienen die SMD-Pads dort als Messpunkte? * U$12 um 45° CCW (Angle 135°) * umliegende R's >= 0603 (vorzugsweise 0805) * IC8 um 90° CW (Angle 180°) > Ich verstehe allerdings die Hinweise auf die Lötstoppmasken und die > Width-Probleme nicht. Schau dir mal die Tracks an wie sie angebunden sind. auf den SMD-Pads geht vom Mittelpunkt ein kurzer Track weg bevor du die Leiterbahnbreite größer wählst und weiter routest. Ändere die Leiterbahnbreite der kurzen Tracks auf die Breite mit der du wegroutest (größere Breite). Was mir auch aufgefallen ist, dass du bei vielen nicht vom SMD-Pad wegroutest, sondern zum Pad hin. Dadurch treffen viele Leiterbahnen das SMD-Pad nicht mittig.
Frage zur Absicherung: Brauch ich eine Überstrom- oder Überspannung Sicherung? Da die TL 4242 nicht mehr als 42v vertragen wäre es ja sinnvoll, diese zu begrenzen oder abzusichern. Oder ist das übertrieben? Wofür benötige ich eine überstrom Absicherung? Letztendlich habe ich ja kontantstromquellen im Einsatz die nie mehr Strom als eingestellt ziehen werden .... ?
Thorsten schrieb: > Frage zur Absicherung: > Brauch ich eine Überstrom- oder Überspannung Sicherung? Grundsätzlich Überstrom, aber es spricht nichts dagegen auch eine Überspannungssicherung ERGÄNZEND zu benutzen. > Da die TL 4242 nicht mehr als 42v vertragen wäre es ja sinnvoll, diese > zu begrenzen oder abzusichern. Oder ist das übertrieben? Gewöhnlich nutzt man die Grenzdaten von Bauelementen nicht voll aus. Was passiert bei Exemplarstreuung oder Störungen durch Überspannung? > Wofür benötige ich eine überstrom Absicherung? Letztendlich habe ich ja > kontantstromquellen im Einsatz die nie mehr Strom als eingestellt ziehen > werden .... ? Damit im Fall eines Kurzschlusses kein Brand entsteht. Auch Konstantstromquellen können defekt gehen und Kurzschlüsse verursachen. Überstromsicherungen sind übrigens auch vorgeschrieben.
Ist diese Umsetzung brauchbar für meine Zwecke? http://www.sprut.de/electronic/switch/protfet/protfet.html
Hab mir mal den S442E2 angeschaut, sieht soweit passend aus: - Operating Voltage bis 42V (entsprechend dem TL4242), danach schaltet er aus - Überspannungsschutz ab 63v - Überstromschutz bei Kurzschluss ab 30A Aber mit dem Design komm ich nicht ganz klar, kann vielleicht jemand helfen? Habe mich entsprchenden dem Datenblatt http://www.infineon.com/dgdl/Infineon-BTS442E2-DS-v01_01-en.pdf?fileId=db3a304326623792012688c19eed6cb2 an dem Schaltplan für "GND disconnect with GND PullUp" orientiert. Als widerstände habe ihc mich an dem LInk im vorherigen Beitrag rientiert: 1k Muss ich IN und ST noch verbinden?
Thorsten schrieb: > - Überstromschutz bei Kurzschluss ab 30A Ab 30A? War nicht von 10A die Rede? Dann müsste deine Leiterbahn schon mindestens 15mm Breit sein. A little Bit overdone? Ich hatte eigentlich an so was gedacht um die Platine zu schützen: http://www.reichelt.de//2/index.html?ACTION=2&GROUPID=7650&SHOW=1&OFFSET=16&;
OK ;) ich habe halt gegoogelt und owas kam bei raus. Schau ich mir mal an -
Waere dann diese etwas? http://www.reichelt.de/SMD-Sicherungen/SMD-T-10-0A/3/index.html?ACTION=3&LA=2&ARTICLE=110747&GROUPID=7660&artnr=SMD-T+10%2C0A Schaltet die denn genau ab 10A ab? etwas Luft wäre ja doch sinnvoll
Thorsten schrieb: > Schaltet die denn genau ab 10A ab? etwas Luft wäre ja doch sinnvoll Wie genau soll denn eine TRÄGE Sicherung auslösen? In dem Angebot sind Karteireiter mit Datenblätter im PDF-Format. Wenn du Diagramme interpretieren kannst und da gehe ich mal von aus, dürfte das deine Frage beantworten. Natürlich kannst du lötbare Sicherungen nehmen. Auswechselbare sind natürlich leichter zu ersetzen und Automaten komfortabler, weil man die wieder schneller einschalten kann. Alles eine Kostenfrage.
Hab mal versucht mach einzulesen aber so ganz komm ich nicht dahinter. Generell versteh ich das so, dass wenn der Strom eine gewisse Zeit uberschritten wird, die Sicherung "schmilzt" und so der Strom als unterbrochen wird. Je höher der uberschrittene Strom desto kürzer die toleranzzeit. Habe aber noch nicht herausgefunden, welche Sicherung ich jetzt benötige, damit max 10a problemlos toleriert werden. Wird die Sicherung einfach zwischen geschaltet? Also in meinem Fall zwischen dem connector und der Strom führenden Fläche?
Thorsten schrieb: > Hab mal versucht mach einzulesen aber so ganz komm ich nicht dahinter. > Generell versteh ich das so, dass wenn der Strom eine gewisse Zeit > uberschritten wird, die Sicherung "schmilzt" und so der Strom als > unterbrochen wird. Je höher der uberschrittene Strom desto kürzer die > toleranzzeit. Würde ich auch so sehen. Ich würde es mehr als Auslöseverzögerung bezeichnen, aber per Definition, macht das keinen Unterschied. > Habe aber noch nicht herausgefunden, welche Sicherung ich jetzt > benötige, damit max 10a problemlos toleriert werden. Wenn 10A deine Grenze ist, wo du sicher bist, dass deine Leiterbahn da mit spielt, dann ist das die richtige Sicherung, ansonsten die nächst niedrigere. Löst die 10er dagegen zu empfindlich aus, dann die nächst höhere, aber das von dir gewählte Modell geht nur bis 10A. > Wird die Sicherung einfach zwischen geschaltet? Die wird im Serie, meist in den Vdd-Pfad, geschaltet. Wichtig ist dabei, das der Stromkreis unterbrochen wird, als wäre ein Schalter betätigt worden. Bei Schmelzsicherungen ist das aber ein Einwegartikel. Einmal ausgelöst, dann geht das Teil in die Tonne. > Also in meinem Fall > zwischen dem connector und der Strom führenden Fläche? Zwischen deinem Netztrafo sekundär (Pfad egal) und dem Gleichrichter, sofern das Netzteil linear ist und bei einem Schaltnetzteil zwischen die Vdd-Klemme und dem Vdd-Anschluss deiner Schaltung. Visuell sollte es dazu genug Bilder im Web geben.
hi, habe mal das board um diese fuse ergänzt: http://www.mouser.com/ds/2/643/SMM-531870.pdf 10A max 72VDC Habe mich bewusst für eine SMD Fuse entschieden, da ich die Bauteilhöhe minimal halten möchte und eine Glasfuse wäre mit Aufnahme schon ca 1.3cm hoch. Dafür ist die baugröße relativ groß, so dass man sie im notfall einigermaßen vernünftig austauschen kann.
Hallo, ich würde gerne noch mal das finale Layout als png zeigen. Ich habe soweit es ging alle Tipps berücksichtigt. Letzte Änderugnen: - Fuse eingefügt, siehe vorheriger Beitrag. Ist das so korrekt?? - Die Thermals des TL4242 vergrößert und per VIAs auf die bOTTOM Seite vergroundet - TL-Schaltungen verschoben und Leiterbahnen verkürzt - entsprechend die Steuerung auch neu versetzt/angeordnet - Thermals unter den Komponenten des 3.3v wandlers gelegt Noch letzte Anmerkungen? Ansonsten mach ich mit dem eigentlichen LED Board weiter Gruß
Thorsten schrieb: > - Thermals unter den Komponenten des 3.3v wandlers gelegt Ich sehe da keine oder du hast das Konzept nicht verstanden. Noch mal ganz einfach erklärt: Pads des Footprints eines Bauteils mit zwei gekreuzten Leiterbahnen innerhalb einer Kupferfläche elektrisch (Potenzial egal) verbinden, womit der Pad so Thermisch (Wärmewiderstand) von der Kupferfläche besser getrennt wird. Ein Kreuz ist der klassische Fall. Manchmal reicht auch eine einfache oder beidseitige Leiterbahn. Auf Leiterbahnbreiten und Strombelastung achten. http://dangerousprototypes.com/docs/Eagle_Polygons Thermals (4.5) werden etwas weiter unten beschrieben. DRC erfolgreich? Scheint einige Engstellen oder sogar Kurzschlüsse zu haben, was aber auch an der .png-Darstellung liegen kann.
Hi, so ganz hab ich das scheinbar wirklich nicht verstanden... Zumindest noch nicht den Unterschied zwichen - wie man es richtig macht (eine größere Kupferfläche um das Pad herum, aber nur mittels Kreulinien verbinden) - wie ich es scheinbar falsch gemacht habe (eine größere Kupferfläche um das Pad herum, aber komplett verbunden und nicht nur mittels Kreuzlinien) Ich habe mal anhand eines Bauteils (Drossel) aus meinem Schaltplan versucht, den Unterschied wie ich ihn verstehe, zu erstellen. Hab ich es im Ansatz verstanden???? Was genau ist denn thermisch gesehen der Unterschied und Vorteil?
Es lässt sich einfacher löten bei Deinem rechten Bild. Hatte ich früher auch nicht verstanden, ich dachte Thermal würde man verwenden um das Bauteil gut zu kühlen bis ich das dann mal gesehen habe. Bei gutem Lötkolben oder wenn die Kühlung wichtig ist wie bei manchen LDOs würde ich keine Thermals machen.
Morgen, gelötet wird bein Hersteller, also maschinelle Bestückung. Ansonsten hätte ich auch insgesamt grössere Bauformen verwendet. 0201 find i h persönlich schon anspruchsvoll. Dann habe ich das Konzept derthermala allerdings wirklich völlig fehl verstanden. Mir ging es darum, da die tle4242 ICs ihre Hitze besser ableiten durch eine grössere kupferflaeche. So mein Gedanke. So habe ich auch das durchkontaktierte thermal verstanden, welches der Hersteller in seinem Datenblatt für den tl4242 vorschlägt. Also meine zusätzlichen falsch angelegten thermals besser komplett entfernen?
Thorsten schrieb: > gelötet wird bein Hersteller, also maschinelle Bestückung. Ansonsten > hätte ich auch insgesamt grössere Bauformen verwendet. 0201 find i h > persönlich schon anspruchsvoll. Produktion mit Reflow mag da unkritisch sein, weil dabei ja die ganze Baugruppe erhitzt wird. Spätestens bei einer Reparatur (oder ist das ein Schmeißweg-Artikel) wirst du Thermals zu schätzen wissen. > Dann habe ich das Konzept derthermala allerdings wirklich völlig fehl > verstanden. Der Zweck von Thermals ist nur fürs Reparaturlöten relevant. Für die Wärmeabfuhr sind die eher nicht geeignet und auch gar nicht gedacht. > Mir ging es darum, da die tle4242 ICs ihre Hitze besser > ableiten durch eine grössere kupferflaeche. So mein Gedanke. Wo ist die Relevanz? Genau, bei der Wärmeabfuhr. Da muss man dann einen Kompromiss finden, zwischen Wärmeabfuhr und Reparaturlötbarkeit. > So habe ich auch das durchkontaktierte thermal verstanden, welches der > Hersteller in seinem Datenblatt für den tl4242 vorschlägt. Wenn die Herstellerapp das empfiehlt, solltest du das auch nehmen. Bei manchen Anwendungen werden solche Bauteile dann mit Heißluft abgelötet, was aber Übung verlangt, weil auch benachbarte Bauteile erhitzt werden und sich lösen können, vor allem, wenn da die Wärmeabfuhr durch Kupferflächen weniger stark ist. Die Schmelze (eutektischen Punkt) setz da dann nämlich früher ein. > Also meine zusätzlichen falsch angelegten thermals besser komplett > entfernen? Sofern du es als Falsch klar bewerten kannst, ja.
Möchte dennoch mal nachhaken: Aus dem Datenblatt des tl4242: The exposed thermal pad on the bottom of the TL4242 should be connected to the PCB. The thermal pad helps to dissipate heat in the case of high power dissipation in the device. To further enhance the thermal performance of the device, the thermal pad can be connected by vias to the ground layer in the PCB. "Das thermal pad unterstützt die Ableitung von Hitze bei hoher Verlustleistung im IC" => hier versteht ich genau das was ich dachte: durch das thermal paf wird eine Hitze auf die rückseitig liegende GND Fläche geleitet die die Wärme besser ableiten kann aufgrund ihrer Fläche. Falsch verstanden????
Thorsten schrieb: > Falsch verstanden???? Da geraten 2 Sachen durcheinander: die Einstellung "Thermal" im CAD-System bewirkt in der Regel, dass die Pads nicht massiv, sondern nur mit Stegen mit GND oder sonstwas verbunden werden, um das Löten zu erleichtern. Natürlich wird dadurch sowohl der elektrische als auch der Wärmewiderstand zur GND-Fläche verringert, das erstere fällt normalerweise nicht ins Gewicht und das letztere ist ja der Zweck der Übung. Also müsste es logischweise "Antithermals" heissen. Wäre mein Vorschlag für die CAD-Systeme, aber das interessiert ja kein Schwein, ausserdem ist der Begriff halt historisch und eingeführt. Wenn dagegen die Bauteilehersteller von "Thermal Pads" reden, meinen sie tatsächlich Pads, die die Wärme an die Fläche abführen sollen, also das genaue Gegenteil, und dabei sind Isolierung und Stege kontraproduktiv. Es kann allerdings schwierig werden, eine grössere Padfläche mit Vias zur Wärmeabfuhr (Thermal Vias) zu löten, wenn die massiv von der Fläche umschlossen sind. Das ist ein Problem des Bestückers, den sollte man dazu fragen. Georg
Thorsten schrieb: > Falsch verstanden???? Wenn ein Pad (eigentlich ist es ja dann kein Pad mehr, weil die elektrische Relevanz fehlt) nur für Abwärme genutzt wird, ist es eben nur, weil bis jetzt dafür noch keiner einen sinnvolleren Definitionsersatz als Thermals eingeführt hat. Wenn ich nicht falsch liege, ist ein Thermal eine Wärmefalle und eine Thermal-Pad das Äquvivalent, nämlich um Wärme abzuführen wie ein Kühlkörper. Keine besonders glückliche Wahl, weil so schnell ein Irrtum erregt wird. Thermal-Poligon würde die Verwendung schon besser beschreiben, ist aber für den Sprachgebrauch immer noch nicht erhaben genug. "Thermogon" würde sich da anbieten, aber leider wird die Idee wohl keinen Anklang bei Normenausschüssen finden. Wärmeabführung ist ja schon bei den TO-Gehäusen seid Jahrenzehnten bekannt. Bei den ICs ist das noch relativ jung.
Ok, dann belass ich die thermal so wie sie sind (vollständige Ummantelung nen ich das mal) und kläre das mit dem bestücker. Die selbe Thematik habe ich ja auch wenn es an das led board geht aber dazu mach ich die Tage nen eigenen thread auf. Ansonsten keine Kommentare mehr ? habe ich das mit der SMD Fuse korrekt umgesetzt?
Thorsten schrieb: > habe ich das mit der SMD Fuse korrekt umgesetzt? Da wir ja nicht wissen, wie deine Platinen verdrahtet und so versorgt werden, musst du das schon selbst wissen. Ich war da ja schon sehr ausführlich. Ich würde mal den Schaltplan final bearbeiten und dort nachvollziehbar die Sicherung so einzeichnen, dass die Fuse zwischen der Versorgung(Netzteil, oder was auch immer) und allen Baugruppen nachvollziehbar verschaltet ist. Nicht, dass du Platinen vor und hinter der Sicherung versorgst. Die Module müssen alle ihren Strom über die Fuse beziehen. Thorsten schrieb: > und kläre das mit dem bestücker. Na, hoffentlich sprecht ihr die gleiche Sprache? Damit meine ich nicht linguistisch, sondern fachlich. Bisschen komisch stellst dich nämlich schon an, als wenn du nicht vom Fach wärst, aber das muss ja nichts heißen. Einen Profi müsste ich jedenfalls nichts über Sicherungen erklären.
Nein, bin nicht vom Fach. Alles hobby. Aber danke noch mal für den Hinweis bzgl. Der aneinander Schaltung mehrerer Platinen. Momentan wäre es so, dass auf jeder Platine eine Sicherung am Eingang ist, nicht nur am Netzanschluss. Und da ich nicht vom Fach bin: wäre diese mehrfach Absicherung nur über flüssig oder auch kontraproduktiv? Ansisnten muss ich mir noch was entfallen lassen, mittels jumper könnte man diese ja entsprechend routen.
Thorsten schrieb: > Nein, bin nicht vom Fach. Alles hobby. Dafür hat deine Schaltung aber eine ganz schöne Schöpfungshöhe und Komplexität, weit über das Hobbyniveau hinaus. Mutig. Thorsten schrieb: > Und da ich nicht vom Fach bin: wäre diese mehrfach Absicherung nur über > flüssig oder auch kontraproduktiv? Das kommt auf die Schaltung an. Es kann dabei über die Signalleitungen bei Auslösung der Sicherung eines Moduls zu Spannungsverschleppung kommen. Das äußert sich darin, das in mos-Schaltungen, die ja quasi überall vorkommen, wo Signalspannung auf Eingängen von Bauteilen liegen, die dann gar nicht mehr versorgt werden. Hört sich erst mal nicht schlimm an, wenn man nicht weiß, dass nmos/cmos eine Schutzbeschaltung haben die dafür sorgen soll, dass mögliche Elektrostatik beim Händling nicht den Kristall zerstört. Diese Schutzschaltung besteht häufig aus einer (vereinfacht)Diode die zur Versorgung in Sperrrichtung verschaltet ist. In dem Fall leitet sie nämlich nicht, wenn der Signalpegel kleiner als der Versorgungspegel ist. Fehlt jetzt die Betriebsspannung an einem Modul kann eine Signalspannung am Eingang die Diode in den Leitzustand bringen und das Modul würde querversorgt, was aber nicht so gut klappt wie die Versorgung es könnte, denn das Signal ist im allgemeinen wegen dem geringen Strom, den die vorgeschaltete Schaltung liefert, nicht in der Lage das Modul bedarfsgemäß zu versorgen. Folge wäre, die Schaltung spinnt. Daher muss man dafür Sorge tragen das ein System stets zentral abgesichert wird und nicht modular. Ausnahme wäre wenn man sich sicher ist, das keine Querspannungen auftreten können. Auch kann man besondere Maßnahmen treffen, die aber um einiges aufwändiger sein können, als eine Zentralabsicherung.
Inkognito schrieb: > Fehlt jetzt die Betriebsspannung an einem Modul kann eine Signalspannung > am Eingang die Diode in den Leitzustand bringen und das Modul würde > querversorgt, ich würde jetzt behaupten, dass das in meiner Schaltung nicht möglich ist da die Signalspannung aus der Betriebsspannung konvertiert wird. Fehlt aufgrund der ersten Sicherung die Versorgungsspannung, liegt an keinem Modul mehr weder Betriebs(13-42v)- noch Signalspannung(3.3v) an. Hab ich was übersehen?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.