Frage bezüglich GND Anbindung Class D Chip

[Borsty B. (mantabernd)]

Guten Abend,

ich route soeben ein Layout für einen Class D Chip und habe eine 
generelle Frage zur möglichst optimalen Anbindung von GND.

Ich habe im Chip zwei Vollbrücken die jeweils mit + (PVDD) und - (GND) 
versorgt werden möchten. Direkt am Chip habe ich 2x1µF Keramik C's und 
parallel dazu jeweils einen dicken 2200µF Cap.

Nun frage ich mich wie ich die Folien C's (C12, C18, C24, C31) und dazu 
auch die danach folgenden Snubber Netzwerke an die Masse anbinde.

So wie ich es gemacht habe zu den Puffer Elkos routen und dann dort zu 
einem gemeinsamen GND Punkt zusammenführen oder mit einer möglichst 
ungebrochenen GND Plane?

Hält man die Fläche unter den Spulen frei oder wird die mit GND gefüllt?

Würde eine GND Plane den AMP EMV "sicherer" machen und dazu beitragen 
dass er weniger abstrahlt?

Gibt es hier jemanden der praktische Erfahrung damit hat und mir Tipps 
geben möchte wie ich hier am besten fahre?

Danke, Gruß
Bernhard

[RTFM (Gast)]

Welcher Chip ist das? Was sagt das Datenblatt?

[Borsty B. (mantabernd)]

Das ist ein TPA3251.

Naja TI flutet alles mit GND. Ob das so gut ist... genau das wollte ich 
eben hier erfragen und Leute mit Praxiserfahrung hören.

TI hat erst kürlich ein PDF veröffentlicht in dem Sie sagen dass das 
fluten mit GND vor allem im Signalbereich zu erheblich schlechteren 
Audiomesswerten führt. Hier wird nun explizit auf ein Sternlayout 
verwiesen, obwohl das EVM noch geflutet wurde.

[Borsty B. (mantabernd)]

Ich werde es jetzt mit einer Kupferfläche machen. So wird es bei IRF 
auch gehandhabt und 99% aller im Internet erhältlicher Lektüre schreibt 
ebenfalls von einer GND Plane im Leistungsbereich.

Die Frage, die nun noch bleibt ist allerdings: GND Plane auch unter den 
Spulen?

[Werner H. (pic16)]

Borsty B. schrieb:
> Ich werde es jetzt mit einer Kupferfläche machen.

Ich würde es so machen: 
http://www.ti.com/general/docs/lit/getliterature.tsp?baseLiteratureNumber=slvuag8&fileType=pdf