Gast
#4728101
Hallo Leute!
Ich beschäftige mich gerade ein wenig mit dem Layout von integrierten
Schaltkreisen. In dem Buch, das ich zu diesem Zweck lese, ist immer
wieder davon die Rede, dass insbesondere den Knoten mit hoher Impedanz
("high impedance nodes") Aufmerksamkeit geschenkt werden sollte.
Begründet wird das damit, dass sie empfindlich gegenüber Rauschen aus
dem Substrat oder gegenüber Störungen durch den Digitalteil einer
Schaltung sein sollen. Außerdem sollen insbesondere bei diese Knoten die
parasitäre Kapazität zur Masse minimiert werden.
Allerdings wird nirgendwo geschrieben, was denn eigentlich genau ein
"high impedance node" ist und warum gerade hier eine parasitäre
Kapazität vermieden werden soll bzw. warum die so empfindlich ggü.
Rauscheinkopplungen sind. Leider steht - wie so oft - nur da, dass es so
ist, und nicht warum es so ist.
Kann mir das jemand genauer erklären oder ein bisschen mehr Lesestoff
geben?
Vielen Dank! :)