mikrocontroller.net

Forum: FPGA, VHDL & Co. Altera - AN oder Beispiel für Kommunikation zwischen ARM und NIOS II auf SoC


Autor: ui (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich bin auf der Suche nach einem gute dokumentierten Beispielprojekt 
oder einer Applicationnote, wie ich für einen Cyclone V SoC ein 
vernünftiges Kommunikationsinterface zwischen dem ARM und einem NIOS II 
Softcore baue.
Hat das hier schon jemand gemacht und kann einen allgemeinen Rat geben?
Ein "normales" Avalon Memory Mapped Interface? Oder gibt es dafür ganz 
eigene Ideen?
Würde mich über Hinweise/Tipps freuen!

Autor: Schlumpf (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das im speziellen habe ich noch nicht gemacht. Aber spontan würde ich 
mal Schlagworte wie "Dual-Port-RAM" oder "Shared Memory" (ich meine, es 
gibt auch einen Arbiter für einen Multi-Master Avalon Bus)in den Raum 
werfen wollen.
Ist halt die Frage, was du unter "vernünftig" verstehst.
Eventuell reicht auch ein simples SPI..

Autor: Duke Scarring (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ui schrieb:
> ARM und einem NIOS II
Ich habe das mal zwischen einem ARM9 und der ZPU evaluieren lassen.
Welche Bandbreite brauchst Du?
Wenn SPI reicht, nimm SPI. Das dürfte an 99% der verfügbaren ARMs dran 
sein.
Wenn die SPI-Bandbreite nicht reicht, dann brauchst Du einen 
Mikrocontroller mit externem Memoryinterface oder einer anderen 
schnellen Schnittstelle.
Ab da wird es dann spezifisch...

Duke

Autor: Schlumpf (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Duke Scarring schrieb:
> Das dürfte an 99% der verfügbaren ARMs dran
> sein.

Der ARM, von dem der TO spricht, ist bereits im FPGA. Der NIOS käme als 
Soft-Core hinzu.
Es spielt sich also alles innerhalb des PFGAs ab.

Beide Prozessoren können Avalon, welcher dann in der FPGA-Fabric zur 
Verfügung steht. Daher ist man hier vollkommen frei in der Wahl der 
Mittel.

Autor: Duke Scarring (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Schlumpf schrieb:
> Der ARM, von dem der TO spricht, ist bereits im FPGA. Der NIOS käme als
> Soft-Core hinzu.
Ah, ok. Der Cyclon V SoC ist also der Zync von Altera...

Autor: Schlumpf (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Duke Scarring schrieb:
> Ah, ok. Der Cyclon V SoC ist also der Zync von Altera..

sozusagen ;-)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.