Hallo zusammen, ich habe im Anhang einen Operationsverstärker der als Integrierer verschaltet ist. Am Rückkoppelkondensator C2 ist wohl ein Reset des Integrierers vorgesehen, indem der Transistor eingeschaltet wird und der Kondensator somit kurzgeschlossen ist. Meine Frage ist wozu der Spannungsteiler mit R4 und R5 und die Dioden da sind? Vielen Dank, Schöne Grüße
Angehängte Dateien:
-
integrator_mitReset.jpg
63 KB
:
Verschoben durch User
Rostilj J. schrieb: > wozu der Spannungsteiler mit R4 und R5 und die Dioden da sind? Wie lautet dein Vorschlag?
Ich denke die 2 Widerstände sind da für die Entladung des Kondensators sobald der Transistor schließt. Die Schutzdioden schützen dabei vor Spannungssprüngen (vllt. am Kollektor-Emitter?) beim Schalten und begrenzen diese auf 0,7V?!
Die Dioden sorgen dafür, daß der FET gesperrt beleibt. Früher gab es noch keine richtigen Analogschalter, wie den DG419.
Einen geschalteten Integrierer wuerd man eher mit einem Analogschalter realisieren. Und wenn mit einem Fet, dann mit einem Invertierverstaerker ohne Offset. Kennziffern eines geschalteten Integrieres sind Drift durch Leck- und Offsetstroeme, Ladungsinjektion beim Schalten, Schaltzeit.
Danke für die Antworten, Peter D. schrieb: > Die Dioden sorgen dafür, daß der FET gesperrt beleibt. > Früher gab es noch keine richtigen Analogschalter, wie den DG419. Wie sorgen die Dioden dafür, dass der FET gesperrt bleibt, das verstehe ich nicht so ganz. Ich hab an dem Widerstand R5 dann immer die Diodenspannung anliegen, diese liegt somit auch am Drain Anschluss. Weiß nicht wie mir das weiterhilft?! Was würde ohne die Dioden passieren? Oh D. schrieb: > Einen geschalteten Integrierer wuerd man eher mit einem > Analogschalter realisieren. Und wenn mit einem Fet, dann mit einem >Invertierverstaerker ohne Offset. > Kennziffern eines geschalteten Integrieres sind Drift durch Leck- und > Offsetstroeme, Ladungsinjektion beim Schalten, Schaltzeit. Das heißt bei einem J-FET muss ich genauso die Dioden verwenden? Warum spielt der Offset eine Rolle, wenn ich einen FET verwende? Vielen Dank
Ein Offset veraendert das Verhalten den Fets. In der gezeigten Schaltung ist es richtig gemacht. Invertierend gegen Null. Dh die Bezugsspannung des FETs ist konstant Null.
Okay verstehe, danke für die Erklärung. Wie ist es mit den Dioden? Ich verstehe nicht wie die Dioden dafür sorgen, dass der JFET gesperrt bleibt? Halten die einfach die Drain Spannung konstant? Vielen Dank
Normalerweise verwendet man R3, R4, R5, D1 und D2 nicht. Deren Verwendung wäre auch nur in einer ganz speziellen und stark eingeschränkten Anwendung möglich. Das sieht auf jeden Fall seltsam aus. Wenn du wissen willst für was diese Bauteile gut sein könnten, dann musst du exakt die Anwendung beschreiben inclusive der auftretenden Spannungen. Zusammenfassung: Als normale Resetschaltung ist diese Schaltung nicht sinnvoll. Dafür gibt es fertige Analogschalter.
:
Bearbeitet durch User
In dem Moment, wo eine der beiden Dioden beginnt zu leiten, wird das Verhalten der Schaltung nichtlinear. Möglicherweise ist aber genau das die Absicht, und die Dioden haben mit der eigentlichen Reset-Schaltung gar nichts zu tun. Wie Helmut geschrieben hat, müsste man mehr über Zweck und Herkunft der Schaltung erfahren. Hilfreich wäre es auch, die Dimensionierung der Widerstände und die Pegel des Reset-Signals am FET-Gate zu kennen.
Danke, so wie ich es mitbekommen habe soll das ein Loop Filter sein, C2 hat 30nF, R4=9k, R5=10k, R3=1k, R1 und R2 500k.
Yalu X. schrieb: > In dem Moment, wo eine der beiden Dioden beginnt zu leiten, wird das > Verhalten der Schaltung nichtlinear. Möglicherweise ist aber genau das > die Absicht, Ich vermute eher, dass die Dioden eine massive Übersteuerung des Opamp verhindern sollen. Wenn die Eingangstufe massiv übersteuert wird, kann sich die Wirkung des invertierenden Eingangs umkehren. Dann wird aus der Gegenkopplung eine Mitkopplung, und die Schaltung wird instabil. Nicht nur die die frühen OpAmp-Typen litten oft an dieser "phase reversal": http://www.eetimes.com/document.asp?doc_id=1231129
Interessant was wofür das alles sein könnte :) Wegen dem Phase-Reversal hab ich folgendes gefunden: Ist ein OP467 in der Schaltung. "The OP467 is immune to phase reversal; its inputs can exceed the supply rails by a diode drop without any phase reversal."
:
Bearbeitet durch User
Kann es sein dass die Dioden einfach da sind um die Sourcespannung konstant zu halten, damit die negative Ansteuerung des Gates einfacher ist. Ohne die Dioden kann die Sourcespannung ja z.B. -4V betragen.
Wenn die Dioden zur Vermeidung des Phase-Reversal wären, hätte man sie sinnvollerweise an den Eingang der Schaltung platziert. Sie sollen ja schließlich das Eingangssignal auf einen zulässigen Wert begrenzen. Da es sich – wie wir inzwischen erfahren haben – um ein Loop-Filter (oder einen Teil desselben) handelt, klingt Peters Vermutung eigentlich ganz plausibel: Peter D. schrieb: > Die Dioden sorgen dafür, daß der FET gesperrt beleibt. Zurückgesetzt wird der Integrierer vermutlich dann, wenn sich die PLL vom eingeschwungenen Zustand weit entfernt hat bzw. ihn nach dem Einschalten noch gar nicht erreicht hat. Falls die Dioden, die in diesem Zustand die Spannung an Drain bzw. Source des FETs begrenzen sollen, leitend werden und damit Nichtlinearitäten verursachen, ist das nicht weiter schlimm, da sich die Schaltung ja sowieso in einem ungeregelten Zustand befindet. Zu diesem Zweck hätte allerdings eine der beiden Dioden ausgereicht (D2 für einen n- und D1 für einen p-JFET). Wo kommt denn das Reset-Signal überhaupt her? Und welcher FET wird hier verwendet?
Okay vielen Dank, stimmt dann meine Erklärung dazu, wie die Dioden dafür sorgen dass der FET im gesperrten Zustand bleibt? Also dass die GateSpannung immer auf -600mV bleibt? Zum Reset Signal habe ich leider keine Infos, die Steuerung dazu will ich eventuell selber dann erstellen. Ach und beim FET handelt es sich um einen n-channel 2N4416.
Ungewöhnlich ist vor allem R3. Als Loop-filter macht der durchaus Sinn, nicht für einen echten Integrator. R5 kann ggf. die Linearität etwas verbessern, ist aber eher nicht so wichtig für die Funktion. Zusammen mit R3 könnte er ggf. noch ein paar extra Effekte haben in Richtung nichtlinearem Ausgang, etwa für ein schnelleres Einrasten beim PLL. Die Dioden helfen des FET schon mit relativ kleiner negativer Spannung gesperrt zu halten und verhindern ggf. auch ein ggf. mögliches Problem mit Phase reversal. Als 3. Effekt reduzieren sie auch Leckströme, indem die Spannung über den FET auf ca. 600 mV begrenzt wird. Mit der Begrenzten Spannung am FET reicht eine Spannung von z.B. -10 V aus um den FET (N-kanal) sicher zu sperren, unabhängig von der Ausgangsspannung. Sonst müsste man auf etwa 10 V unter das Minimum von GND und der Ausgangsspannung gehen.
Vielen Dank, das mit der PLL muss ich mir noch anschauen, wie das ganze funktioniert..einrasten, Nichtlinearität usw. Das mit Leckströmen ist mir verständlich. Wegen dem FET gesperrt halten: Brauche ich denn jetzt beide Dioden? Weil eig. ist es mir dann doch nur wichtig, dass die Spannung am Drain nicht zu negativ wird, dafür reicht ja eine Diode aus. Die wirkt ja dann spannungsbegrenzend wenn mein Ausgang am OP negativ ist und leitet dann durch. Wenn mein Ausgang positiv ist, kann ich theoretisch die Spannung frei hochlaufen lassen, da sie ja eigentlich immer kleiner sein wird als die Gatespannung? Klar, da verliere ich den Vorteil der geringeren Leckströme.
Angehängte Dateien:
-
integrator_mitReset.jpg
130 KB
Hmm, jetzt habe ich doch noch eine Frage wegen dem gesperrt halten des FET. Die Dioden sind am Drain Anschluss des FET: wie sorgen die dann dafür dass der FET gesperrt bleibt. Bin davon ausgegangen dass es Source war, hat dann mehr Sinn gemacht. Hab die aktuelle Skizze hinzugefügt. Danke
Der 2N4416 ist weitgehend (wenn nicht sogar vollständig) symmetrisch. Damit er sperrt, muss sowohl
als auch
sein. Zusammengefasst also
Ugs (das von der im Schaltplan nicht eingezeichneten Reset-Schaltung generierte Signal) kann nicht beliebig negativ werden, deswegen muss auch Uds nach unten begrenzt werden, damit die obige Bedingung auch für Uds<0 erfüllt wird. Diese Begrenzung geschieht in der Schaltung durch D2. Ugs(off) ist laut Datenblatt typisch -3V, kann aber auch -6V sein. Bei einer FLussspannung an D2 von 0,6V muss der Low-Pegel des Reset- Steuersignals also unterhalb von -6V - 0,6V = -6,6V liegen, damit der FET sicher sperrt. Ohne die Begrenzung durch die Diode wäre dieser Wert noch negativer.
Hey yalu, vielen Dank für die ausführliche Erklärung. Die Herleitung habe ich verstanden. Die Bedingung, dass
gelten muss um zu sperren, kannte ich nicht. Meist ließt man ja nur von der Gate-Source Spannung. Das stimmt aber nur bei symmetrischen oder? Dann kann ich ja die Strecke GS und GD mit zwei gleichen parallelen Dioden darstellen. Wo kann ich etwas darüber finden, hab das noch nirgendwo gelesen bisher? Noch eine Frage: Es kann sein, dass die Rückkoppelkapazität am OpAmp 10µF groß ist/war. Kann es sein dass die Dioden dann auch da sind, um diese Kapazität schneller zu entladen? Wozu brauche ich eigentlich den Widerstand R5?
:
Bearbeitet durch User
Rostilj J. schrieb: > vielen Dank für die ausführliche Erklärung. Die Herleitung habe ich > verstanden. Die Bedingung, dass > ... > gelten muss um zu sperren, kannte ich nicht. Meist ließt man ja nur von > der Gate-Source Spannung. Ein JFET lässt sich – ähnlich wie ein Bipolartransistor – invers, d.h. mit vertauschtem Drain- und Source-Anschluss betreiben. Das passiert (beim n-JFET) immer dann, wenn Uds negativ wird. Während praktisch alle Bipolartransistoren stark asymmetrisch sind und deswegen nur selten invers betrieben werden, sind viele JFETs auch im Inversbetrieb noch ganz gut brauchbar und werden deswegen gerne auch als bidirektionaler steuerbarer Widerstand genutzt (bspw. in der Amplitudenregeleung des Wien-Brücken-Oszillators). Leider sind in den wenigsten Datenblättern die für den Inversbetrieb benötigten Parameter zu finden. Im NXP-Datenblatt des BF245 steht immerhin, dass dieser FET tatsächlich symmetrisch ist, und Drain und Source vertauscht werden dürfen. Somit sind alle auf Source bezogenen Parameter (wie bspw. Ugs(off)) auch auf Drain anwendbar. > Das stimmt aber nur bei symmetrischen oder? Ja. Für asymmetrische Typen bräuchte man den Parameter Ugd(off) als Gegenstück zu Ugs(off). Ist dieser Parameter unbekannt, muss man ihn raten ;-) Auch wenn im Datenblatt Angaben darüber fehlern, scheint der 2N4416 zumindest in LTspice DC-mäßig exakt symmetrisch zu sein. Nur AC-mäßig gibt es dort leichte Unterschiede, da Cgs ≠ Cgd. > Dann kann ich ja die Strecke GS und GD mit zwei gleichen parallelen > Dioden darstellen. Wo kann ich etwas darüber finden, hab das noch > nirgendwo gelesen bisher? Im Netz scheint es nicht allzu viele Informationen zu diesem Thema zu geben. Auch im Tietze & Schenk (zumindest in meiner schon etwas älteren Ausgabe) kann ich darüber nichts finden. > Noch eine Frage: > Es kann sein, dass die Rückkoppelkapazität am OpAmp 10µF groß ist/war. > Kann es sein dass die Dioden dann auch da sind, um diese Kapazität > schneller zu entladen? Inwiefern sollten diese Dioden die Entladedauer beeinflussen? Diese wird doch primär durch R4 bestimmt. > Wozu brauche ich eigentlich den Widerstand R5? Im Normalbetrieb (also wenn der FET und die Dioden sperren) arbeitet die Schaltung als PI-Regler:
Wie man in der Formel erkennen kann, wird über R4+R5 – unabhängig vom P-Faktor – der I-Faktor festgelegt. Das Verhältnis von R4 zu R5 wird so gewählt, dass einerseits R4 möglichst klein ist (um den Kondensator beim Reset schnell entladen zu können), andererseits aber der Spannungsabfall an R5 im Normalbetrieb die Dioden noch nicht leitend werden lässt. Würde man R5 weglassen (d.h. R5 = ∞), könnte man den I-Faktor immer noch über C2 festlegen, der dann entsprechend größer gewählt werden müsste. Zum einen kann man aber C2 nicht beliebig vergrößern, da große Kapaitäten i.Allg. mit überproportional großen Leckströmen verbunden sind. Zum anderen würde dann an den Dioden im Normalbetrieb die volle Kondensatorspannung anliegen, die vermutlich größer als deren Flussspannung werden kann, d.h. die Dioden würden leiten.
Angehängte Dateien:
-
gPlot.png
46 KB
Wow vielen Dank :) Das mit dem vertauschen habe ich jetzt auch mithilfe einer Simulation bestätigt und es ist so wie Sie gesagt haben: sobald meine Gate-Drain Spannung größer als Ugs(off) wird, schaltet er sich ein (den Gate halte ich dabei auf -5V, also eigentlich AUS). Da muss ich die Gate-Source Spannung dementsprechend anpassen, also noch "negativer" einstellen. Habe mal ein Bild beigefügt. Ja stimmt, das mit der Entladedauer beeinflussen diese nicht. >Im Normalbetrieb (also wenn der FET und die Dioden sperren) arbeitet die >Schaltung als PI-Regler: >... > >Wie man in der Formel erkennen kann, wird über R4+R5 – unabhängig vom >P-Faktor – der I-Faktor festgelegt. Das Verhältnis von R4 zu R5 wird so >gewählt, dass einerseits R4 möglichst klein ist (um den Kondensator beim >Reset schnell entladen zu können), andererseits aber der Spannungsabfall >an R5 im Normalbetrieb die Dioden noch nicht leitend werden lässt. > >Würde man R5 weglassen (d.h. R5 = ∞), könnte man den I-Faktor immer noch >über C2 festlegen, der dann entsprechend größer gewählt werden müsste. >Zum einen kann man aber C2 nicht beliebig vergrößern, da große >Kapaitäten i.Allg. mit überproportional großen Leckströmen verbunden >sind. Zum anderen würde dann an den Dioden im Normalbetrieb die volle >Kondensatorspannung anliegen, die vermutlich größer als deren >Flussspannung werden kann, d.h. die Dioden würden leiten. Haben Sie die Formel gerade hergeleitet oder gibt es da eine fertige für diese Schaltungskonstellation? Den ersten Teil verstehe ich, ist ja der Proportional-Anteil, dann 1/(R1C1) gehört immer zum I-Anteil. Wie entsteht dieser Einfluss von R4,R5 im Nenner? Sieht nach Stromteiler aus irgendwie? Was mir jetzt noch unklar in dem Zusammenspiel von R5 und den Dioden ist: Wenn man R5 da hat um unter anderem dafür zu sorgen, dass die Dioden im Normalbetrieb nicht leiten(d.h. der Betrag der Spannung unter 0,6V bleibt), wozu verwende ich dann noch die Dioden? Die sind dann einfach da um die Spannung zu begrenzen, falls doch mal eine größere kommt? D.h R5 sorgt zuerst dass der Spannungsabfall niedrig bleibt und die Drainspannung klein wird, im zweiten Schritt (wenn das nicht reicht) kommen die Dioden ins Spiel?
:
Bearbeitet durch User
Rostilj J. schrieb: > Haben Sie die Formel gerade hergeleitet Ja. > oder gibt es da eine fertige für diese Schaltungskonstellation? Vielleicht auch, aber selber rechnen geht oft schneller als suchen ;-) > Den ersten Teil verstehe ich, ist ja der Proportional-Anteil, dann > 1/(R1C1) gehört immer zum I-Anteil. Wie entsteht dieser Einfluss von > R4,R5 im Nenner? Sieht nach Stromteiler aus irgendwie? Wäre C2 direkt mit dem Ausgang des Opamp verbunden (wie beim klassischen Integrierer), wäre die Ausgangsspannung gleich der Kondensatorspannung. Die Widerstände R3, R4 und R5 führen zu einer Verstärkung dieser Spannung um den Faktor 1+R3/(R4+R5). Diese Verstärkung geschieht auf ähnliche Weise wie bei der Standardschaltung des nichtinvertierenden Verstärkers, deswegen hat der Verstärkungsfaktor dieselbe Formel (R4 und R5 verhalten sich wie ein einzelner Widerstand, wenn der FET und die Dioden sperren). > Was mir jetzt noch unklar in dem Zusammenspiel von R5 und den Dioden > ist: Wenn man R5 da hat um unter anderem dafür zu sorgen, dass die > Dioden im Normalbetrieb nicht leiten(d.h. der Betrag der Spannung unter > 0,6V bleibt), wozu verwende ich dann noch die Dioden? Die sind dann > einfach da um die Spannung zu begrenzen, falls doch mal eine größere > kommt? So genau weiß ich das auch nicht, weil ich die Gesamtschaltung nicht kenne. Vermutlich passiert es hin und wieder (entweder direkt nach dem Einschalten oder auch im laufenden Betrieb), dass der Regler bei einem größeren Frequenzfehler unkontrolliert "wegläuft" und nur durch einen Reset wieder "eingefangen" werden kann. Während des Weglaufens kann die Ausgangsspannung größer als üblich werden, wodurch eine der beiden Dioden leitend wird. Dass das den Regelprozess stört, macht nichts, da er sowieso schon gestört ist. Wichtiger in diesem Zustand ist, dass für den nun folgenden Reset-Vorgang der FET sicher schaltbar ist. Und genau das wird durch die Spannungsbegrenzung durch die Dioden gewährleistet.
Wenn die Dioden anfangen zu leiten wird der Proportionalteil größer. Beim PLL führt das je nach Auslegung zu einem größeren Fangbereich bzw. zu einem schnelleren Einschwingen. Wenn die Ausgangsspannung dann wieder kleiner ist und die Dioden nicht mehr leiten, hat man weniger Proportional-Anteil und damit weniger Rippel am VCO. Die 2. Diode ist ggf. auch nur einfach aus Symmetriegründen drin. Das wäre nicht das erste Teil, dass man nach genauer Analyse ggf. einsparen könnte. Für einen PLL dürfe der Leckstrom des FETs auch so kleine genug sein - daran sollte es also nicht liegen.
Angehängte Dateien:
-
Herleitung_PI_opAmp.jpg
350 KB
Vielen Dank für die ausführlichen Antworten an alle. @Yalu X.: Ja das stimmt, hab es jetzt auch mal selber hergeleitet :) Hab im Anhang meine Notizen hinzugefügt, vielleicht brauch es jemand ja mal. Yalu X. schrieb: > So genau weiß ich das auch nicht, weil ich die Gesamtschaltung nicht > kenne. Vermutlich passiert es hin und wieder (entweder direkt nach dem > Einschalten oder auch im laufenden Betrieb), dass der Regler bei einem > größeren Frequenzfehler unkontrolliert "wegläuft" und nur durch einen > Reset wieder "eingefangen" werden kann. Während des Weglaufens kann die > Ausgangsspannung größer als üblich werden, wodurch eine der beiden > Dioden leitend wird. Dass das den Regelprozess stört, macht nichts, da > er sowieso schon gestört ist. Wichtiger in diesem Zustand ist, dass für > den nun folgenden Reset-Vorgang der FET sicher schaltbar ist. Und genau > das wird durch die Spannungsbegrenzung durch die Dioden gewährleistet. Okay gut, muss mich da auch noch informieren und verstehen wie das ganze da funktioniert mit PLL. Aber die Gründe ergeben Sinn ja. Ich frage mich jetzt aber, wenn ich R5 nicht benutze und die Dioden trotzdem da lasse: Dann fällt ja zunächst der zusätzliche Verstärkungsterm raus, da praktisch R5-> undendlich Dann kann es ja aber sein, dass im Betrieb die Spannung an den Dioden vielleicht über 0,6V ansteigt und die leiten. Dann kommt ja wieder der zusätzliche Term rein (diesmal ohne R5, sondern nur R4). Dies wäre ja auch nicht so gut vermute ich. Lurchi schrieb: > Wenn die Dioden anfangen zu leiten wird der Proportionalteil größer. > Beim PLL führt das je nach Auslegung zu einem größeren Fangbereich bzw. > zu einem schnelleren Einschwingen. Wenn die Ausgangsspannung dann wieder > kleiner ist und die Dioden nicht mehr leiten, hat man weniger > Proportional-Anteil und damit weniger Rippel am VCO. > > Die 2. Diode ist ggf. auch nur einfach aus Symmetriegründen drin. Das > wäre nicht das erste Teil, dass man nach genauer Analyse ggf. einsparen > könnte. Für einen PLL dürfe der Leckstrom des FETs auch so kleine genug > sein - daran sollte es also nicht liegen. Das find ich auch interessant wenn diese aus diesem Grund da sind. Nur hab ich jetzt eigentlich gedacht, dass der Integralanteil nach der Herleitung oben größer wird und der P-Anteil nur durch R3/R1 bestimmt wird?!
Hallo, ich will wieder das Thema mit den Dioden aufgreifen. Wie kann ich durch eine Simulation den Einfluss der Dioden und des Widerstandes auf die PLL bzw. Integrator zeigen bzw. beweisen? Ich habe ja praktisch zwei Arbeitsbereiche, den einen in dem der Widerstand am Drain aktiv ist und einen, in dem die Dioden aktiv sind, da die Spannung über 0,6V steigt. Welche Analyse ist dafür am besten geeignet, AC-Sweep, DC-Sweep, Transient? Danke
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.