Gast
#4768623
Hallo, Ich arbeite gerade an einem Projekt mit ATtiny25, aus Platzgründen kann ich kein größeres uC nehmen und ich möchte auf SOIC8 Bauform nicht verzichten. Alle Pins sind bei mir belegt. Dabei habe ich folgende Belegung Pin1 - RESET Pin2 - Digital INPUT (12V->5V) Pin3 - Digital OUT (5V->12V) Pin4 - GND Pin5 - MOSI and Digital OUT(5V->12V) Pin6 - MISO Pin7 - SCK Pin8 - VCC Jetzt muss ich einen zusätzlichen Digitalen Eingang (12V->5V) auf uC bringen. Wegen den Pull Down Widerstand und dem Eingangskondensator bei dem Digitalen Eingang, kann ich den Digitalen Eingang nicht auf MISO oder SCK legen. Ich das aber so machen, dass ich die Digitale Ausgänge auf MISO und MOSI lege. Damit würde sich diese Pinbelegung ergeben. Pin1 - RESET Pin2 - Digital INPUT (12V->5V) Pin3 - Digital INPUT (12V->5V) Pin4 - GND Pin5 - MOSI and Digital OUT(5V->12V) Pin6 – MISO and Digital OUT (5V->12V) Pin7 - SCK Pin8 - VCC Nun zum Problem. Die beiden Digital Ausgänge dürfen NIEMALS gleichzeitig auf HIGH (1) sein. Sonst gehen bei mir paar kleine MOSFET auf der Leiterplatte kaputt. Sobald ich die Programmierung über ISP starte, fängt eine Kommunikation zwischen uC und PC über MOSI und MISO an. Die Frage ist jetzt nun: Werden die Leitungen MISO und MOSI jemals gleichzeitig beim Programmieren auf HIGH (1) sein? Also ich bin aus der ISP Dokumentation von AVR leider nicht ganz schlau geworden. Wenn MISO und MOSI gleichzeigt auf HIGH (1) sein werden, wie könnte ich das Problem sonst lösen? Gruss Stefan